

SN8F2270B 系列

用户参考手册

SN8F2271B

SN8F22711B

SN8F22721B

SONiX 8 位单片机

SONiX 公司保留对以下所有产品在可靠性，功能和设计方面的改进作进一步说明的权利。SONiX 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任，SONiX 的产品不是专门设计来应用于外科植入、生命维持和任何 SONiX 产品的故障会对个体造成伤害甚至死亡的领域。如果将 SONiX 的产品应用于上述领域，即使这些是由 SONiX 在产品设计和制造上的疏忽引起的，用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接产生的律师费用，并且用户保证 SONiX 及其雇员、子公司、分支机构和销售商与上述事宜无关。

修改记录

版本	日期	说明
VER1.0	2009/9	V1.0。

目录

修改记录	2
1 产品简介	6
1.1 特性	6
1.2 系统框图	7
1.3 PIN配置	8
1.4 PIN说明	9
1.5 引脚电路结构图	9
2 中央处理器 (CPU)	10
2.1 存储器	10
2.1.1 程序存储器 (ROM)	10
2.1.1.1 复位向量 (0000H)	10
2.1.1.2 中断向量 (0008H)	11
2.1.1.3 查表	12
2.1.1.4 跳转表	14
2.1.1.5 CHECKSUM计算	15
2.1.2 编译选项 (CODE OPTION)	16
2.1.3 数据存储器 (RAM)	16
2.1.4 系统寄存器	17
2.1.4.1 系统寄存器列表	17
2.1.4.2 系统寄存器说明	17
2.1.4.3 系统寄存器的位说明	17
2.1.4.4 累加器ACC	19
2.1.4.5 程序状态寄存器PFLAG	19
2.1.4.6 程序计数器PC	20
2.1.4.7 Y, Z寄存器	22
2.1.4.8 R寄存器	22
2.2 寻址模式	23
2.2.1 立即寻址	23
2.2.2 直接寻址	23
2.2.3 间接寻址	23
2.3 堆栈	24
2.3.1 概述	24
2.3.2 堆栈寄存器	25
2.3.3 堆栈操作举例	26
3 复位	27
3.1 概述	27
3.2 上电复位	28
3.3 看门狗复位	28
3.4 掉电复位	29
3.4.1 概述	29
3.4.2 系统工作电压	29
3.4.3 掉电复位性能改进	30
3.5 外部复位	31
3.6 外部复位电路	32
3.6.1 基本RC复位电路	32
3.6.2 二极管&RC复位电路	32
3.6.3 稳压二极管复位电路	33
3.6.4 电压偏移复位电路	33
3.6.5 外部IC复位	34
4 系统时钟	35
4.1 概述	35
4.2 系统时钟框图	35
4.3 OSCM寄存器	36

4.4	系统高速时钟	36
4.4.1	内部高速RC	36
4.5	系统低速时钟	37
4.5.1	系统时钟测试	37
5	系统工作模式	38
5.1	概述	38
5.2	系统工作模式切换举例	39
5.3	系统唤醒	40
5.3.1	概述	40
5.3.2	唤醒时间	40
6	中断	41
6.1	概述	41
6.2	中断使能寄存器INTEN	42
6.3	中断请求寄存器INTRQ	43
6.4	全局中断控制寄存器GIE	44
6.5	PUSH, POP	44
6.6	INT0 (P0.0) & INT1 (P0.1) 中断	45
6.7	T0 中断	46
6.8	TC0 中断	47
6.9	USB 中断	48
6.10	WAKE 中断	49
6.11	SIO 中断	50
6.12	多中断操作	51
7	I/O 口	52
7.1	I/O 口模式	52
7.2	I/O 口上拉电阻寄存器	53
7.3	I/O 口数据寄存器	54
7.4	P1 唤醒功能控制寄存器	54
8	定时器	55
8.1	看门狗定时器	55
8.2	定时器T0	56
8.2.1	概述	56
8.2.2	模式寄存器T0M	56
8.2.3	计数寄存器T0C	57
8.2.4	定时器T0 的操作流程	57
8.3	定时/计数器TC0	58
8.3.1	概述	58
8.3.2	模式寄存器TC0M	59
8.3.3	计数寄存器TC0C	60
8.3.4	自动装载寄存器TC0R	61
8.3.5	TC0 时钟频率输出 (Buzzer输出)	62
8.3.6	TC0 操作流程	63
8.4	PWM0	64
8.4.1	概述	64
8.4.2	TCxIRQ和PWM占空比	65
8.4.3	PWM输出占空比与TC0R值的变化	66
8.4.4	PWM编程举例	67
9	USB	68
9.1	概述	68
9.2	USB机构	68
9.3	USB中断	68
9.4	USB枚举	69
9.5	USB寄存器	70
9.5.1	USB设备地址寄存器	70
9.5.2	USB状态寄存器	70
9.5.3	USB数据计数寄存器	70
9.5.4	USB使能寄存器	71

9.5.5	USB端点ACK握手标志寄存器	71
9.5.6	USB端点NAK握手标志寄存器	71
9.5.7	USB端点 0 使能寄存器	72
9.5.8	USB端点 1 使能寄存器	72
9.5.9	USB端点 2 使能寄存器	73
9.5.10	USB数据指示寄存器	73
9.5.11	USB数据读/写寄存器	74
9.5.12	USB端点OUT TOKEN数据字节计数器	74
9.5.13	UPID寄存器	75
9.5.14	端点TOGGLE位控制寄存器	75
10	串行收发器 (SIO)	76
10.1	概述	76
10.2	SIOM模式寄存器	79
10.3	SIOB数据缓存器	80
10.4	SIOR寄存器说明	80
11	FLASH	81
11.1	概述	81
11.2	FLASH编程控制寄存器	81
11.3	编程/擦除地址寄存器	82
11.4	编程/擦除数据寄存器	83
11.4.1	Flash内置可编程功能分配地址	83
12	指令表	84
13	开发工具	85
13.1	在线仿真器ICE	85
13.2	SN8F2270B EV-KIT	86
13.3	SN8F2270B转接板	86
14	电气特性	87
14.1	极限参数	87
14.2	电气特性	87
15	FLASH ROM烧录引脚	88
16	封装信息	89
16.1	SOP 14 PIN	89
16.2	SOP 20 PIN	90
16.3	SSOP 20 PIN	91
16.4	P-DIP 20 PIN	92
16.5	QFN 16 PIN	93
17	芯片正印命名规则	94
17.1	概述	94
17.2	芯片型号说明	94
17.3	命名举例	95
17.4	日期码规则	95

1 产品简介


1.1 特性

- ◆ 存储器配置
 - Flash ROM:** 5K x 16位，包括系统内置的可编程功能和EEPROM枚举。可擦除/写入20000次。
 - RAM:** 192 x 8位。
- ◆ 8层堆栈缓存器
- ◆ I/O 引脚配置
 - 双向输入输出端口: P0, P1, P5。
 - 具有唤醒功能的端口: P0/P1 电平转换。
 - 带上拉电路的端口: P0, P1, P5。
 - 外部中断的引脚: P0.0、P0.1, 由PEDGE控制。
- ◆ 低速 USB 2.0
 - 遵循 USB 规范 V2.0。
 - 为 D-引脚(带 1.5K 欧姆上拉电阻)提供 3.3V 电压。
 - 集成 USB 收发器。
 - 支持 1 个低速 USB 设备地址, 1 个控制端点。
 - 2 个中断输入/输出端点, 每个具有 8 字节的 FIFO。
- ◆ 功能强大的指令系统
 - 单时钟指令系统 (1T)。
 - 大部分指令仅需要一个周期。
 - JMP 指令可寻址整个 ROM 区。
 - CALL 指令可寻址整个 ROM 区。
 - 查表指令 (MOVC) 可寻址整个 ROM 区。
- ◆ 7 个中断源
 - 5 个内部中断: T0, TC0, USB, SPI, 唤醒。
 - 2 个外部中断: INT0, INT1。
- ◆ 具有串行通讯功能 (SIO)
- ◆ 2 个 8 位计数/定时器 (T0, TC0)
 - TC0 带有 8 位 PWM 功能 (占空比可编程控制)。
- ◆ 2 个系统时钟
 - 内部低速时钟: RC, 24KHz。($F_{osc}=24\text{KHz}$)
 - 内部高速时钟: $F_{osc} = 6\text{MHz}$ 。
- ◆ 4 种工作模式
 - 高速模式: 高低速时钟正常运行。
 - 低速模式: 仅低速时钟运行。
 - 睡眠模式: 高低速时钟都停止工作。
 - 绿色模式: 由定时器周期性的唤醒。
- ◆ 封装形式
 - SOP14, QFN16, SOP20, SSOP20, DIP20。
- ◆ 内置看门狗定时器
- ◆ 系统内置重复编程功能
 - 韧件易升级。

产品性能列表

单片机名称	ROM	RAM	堆栈	定时器		SIO	PWM	唤醒功能引脚数目	I/O 引脚	封装形式
				T0	TC0					
SN8F2271B	5K*16	192*8	8	V	V	V	-	7	10	QFN
SN8F22711B	5K*16	192*8	8	V	V	-	V	7	8	SOP
SN8F22721B	5K*16	192*8	8	V	V	V	V	10	14	DIP/SOP/SSOP

1.2 系统框图




1.3PIN 配置

SN8F22711BS (SOP 14pins)

DN	1	U	14	DP
VREG33	2		13	VSS
VDD	3		12	VREG25
P0.1/INT1	4		11	P1.4
P5.3/PWM0	5		10	P1.6/RST
P1.0	6		9	P1.3
P1.1	7		8	P1.2

SN8F22711BS

SN8F2271BJ (QFN 16 pins)



SN8F22721BP (DIP 20 pins)

SN8F22721BS (SOP 20 pins)

SN8F22721BX (SSOP 20 pins)

P5.0/SCK	1	U	20	P0.0/INT0
P5.2/SDO	2		19	P0.1/INT1
P5.1/SDI	3		18	VDD
P0.2	4		17	VREG33
P5.3/PWM0	5		16	DN
P1.0	6		15	DP
P1.1	7		14	VSS
P1.2	8		13	VREG25
P1.3	9		12	P1.4
P1.6/RST	10		11	P1.5


SN8F22721BP
SN8F22721BS
SN8F22721BX

1.4 PIN 说明


引脚名称	类别	功能说明
VDD, VSS	P	电源输入端。
P0.0/INT0	I/O	P0.0: 双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻, 具有唤醒功能。 INT0: 外部中断 INT0 输入引脚。
P0.1/INT1	I/O	P0.1: 双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻, 具有唤醒功能。 INT1: 外部中断 INT1 输入引脚。
P0.2	I/O	双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻, 具有唤醒功能。
P1[5:0]	I/O	双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻, 具有唤醒功能。
P1.6/RST	I/O	RST: Ext_RST 模式时为系统外部复位输入引脚, 施密特触发, 低电平有效, 通常保持高电平。 P1.6: 双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻, 具有唤醒功能。
P5.0/SCK	I/O	P5.0: 双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻。 SCK: SIO 时钟输入引脚。
P5.1 /SDI	I/O	P5.1: 双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻。 SDI: SIO 数据输入引脚。
P5.2/SDO	I/O	P5.2: 双向输入输出引脚, 施密特触发, 输入模式时内置上拉电阻。 SDO: SIO 数据输出引脚。
P5.3/PWM0	I/O	P5.3: 双向输入引脚, 施密特触发, 输入模式时内置上拉电阻。 PWM0: PWM 输出引脚。
VREG25	P	2.5V 电源引脚, 须与 GND 之间连接 1 个 uF 的电容。
VREG33	P	3.3V 电源引脚, 须与 GND 之间连接 1 个 XuF (X=1~10) 的电容。
D+, D-	I/O	USB 差分数据线。

1.5 引脚电路结构图

P0, P1, P5:



RST:




2 中央处理器 (CPU)

2.1 存储器

2.1.1 程序存储器 (ROM)

☞ ROM: 5K



2.1.1.1 复位向量 (0000H)

具有一个字长的系统复位向量 (0000H)。

- ☞ 上电复位 (NT0=1, NPD=0);
- ☞ 看门狗复位 (NT0=0, NPD=0);
- ☞ 外部复位 (NT0=1, NPD=1)。

发生上述任一种复位后，程序将从 0000H 处重新开始执行，系统寄存器也都将恢复为默认值。根据 PFLAG 寄存器中的 NT0 和 NPD 标志位的内容可以判断系统复位方式。下面一段程序演示了如何定义 ROM 中的复位向量。

➤ 例：定义复位向量。

```

ORG      0          ;
JMP      START      ; 跳至用户程序。
...
ORG      10H        ;
START:   ; 0010H, 用户程序起始地址。
        ...          ; 用户程序。
        ...
ENDP    ; 程序结束。

```

2.1.1.2 中断向量（0008H）

中断向量地址为 0008H。一旦有中断响应，程序计数器 PC 的当前值就会存入堆栈缓存器并跳转到 0008H 开始执行中断服务程序。用户必须定义中断向量。下面的示例程序说明了如何编写中断服务程序。

* 注：“PUSH”，“POP”指令用于存储和恢复 ACC/PFLAG，不保存（NT0、NTD）。PUSH/POP 缓存器是唯一的，且仅有一层。

➤ 例：定义中断向量，中断服务程序紧随 ORG 8 之后。

```
.CODE
    ORG      0          ; 0000H。
    JMP      START      ; 跳转到用户程序。
    ...
    ORG      8          ; 中断向量。
    PUSH
    ...
    POP
    RETI      ; 用户程序开始。
    ...
START:           ; 用户程序结束。
    ...
    ...
    JMP      START      ; 程序结束。
    ...
    ...
ENDP
```

➤ 例：定义中断向量。中断服务程序在用户程序之后。

```
.CODE
    ORG      0          ; 0000H。
    JMP      START      ; 跳转到用户程序。
    ...
    ORG      8H          ; 中断向量地址。
    JMP      MY_IRQ      ; 0008H, 跳转到中断服务程序。
    ...
    ORG      10H         ; 0010H, 用户程序开始。
    ...
    ...
    START:           ; 用户程序。
    ...
    ...
    JMP      START      ;
    ...
    ...
    MY_IRQ:          ; 中断服务程序开始。
    PUSH
    ...
    ...
    POP
    RETI      ; 保存 ACC 和 PFLAG。
    ...
    ...
    ...
    ENDP           ; 程序结束。
```

* 注：从上面的程序中容易得出 SONiX 的编程规则，有以下几点：

1. 地址 0000H 的“JMP”指令使程序从头开始执行；
2. 地址 0008H 是中断向量；
3. 用户的程序应该是一个循环。

2.1.1.3 查表

在 SONiX 单片机中，对 ROM 区中的数据进行查找，寄存器 Y 指向所找数据地址的中间字节 (bit8~bit15)，寄存器 Z 指向所找数据地址的低字节 (bit0~bit7)。执行完 MOVC 指令后，所查找数据低字节内容被存入 ACC 中，而数据高字节内容被存入 R 寄存器。

➤ 例：查找 ROM 地址为“TABLE1”的值。

```

B0MOV    Y, #TABLE1$M      ; 设置 TABLE1 地址高字节。
B0MOV    Z, #TABLE1$L      ; 设置 TABLE1 地址低字节。
MOVC     ; 查表，R = 00H, ACC = 35H。

; 查找下一地址。
INCMS   Z
JMP     @F      ; Z 没有溢出。
INCMS   Y      ; Z 溢出 (FFH → 00), → Y=Y+1
NOP     ;
;

@@:      MOVC     ; 查表，R = 51H, ACC = 05H。
         ...
TABLE1: DW      0035H      ; 定义数据表 (16 位) 数据。
DW      5105H
DW      2012H
...

```

* 注：当寄存器 Z 溢出（从 OFFH 变为 00H）时，寄存器 Y 并不会自动加 1。因此，Z 溢出时，Y 必须由程序加 1，下面的宏 INC_YZ 能够对 Y 和 Z 寄存器自动处理。

➤ 例：宏 INC_YZ。

```

INC_YZ  MACRO
INCMS   Z
JMP     @F      ; 没有溢出。
;

INCMS   Y
NOP     ;
;

@@:      ENDM

```

➤ 例：通过“INC_YZ”对上例进行优化。

```

B0MOV    Y, #TABLE1$M      ; 设置 TABLE1 地址中间字节。
B0MOV    Z, #TABLE1$L      ; 设置 TABLE1 地址低字节。
MOVC     ; 查表，R = 00H, ACC = 35H。

INC_YZ   ; 查找下一地址数据。
;

@@:      MOVC     ; 查表，R = 51H, ACC = 05H。
         ...
TABLE1: DW      0035H      ; 定义数据表 (16 位) 数据。
DW      5105H
DW      2012H
...

```

下面的程序通过累加器对 Y, Z 寄存器进行处理来实现查表功能，但需要特别注意进位时的处理。

➤ 例：由指令 B0ADD/ADD 对 Y 和 Z 寄存器加 1。

```
B0MOV    Y, #TABLE1$M      ; 设置 TABLE1 地址中间字节。  
B0MOV    Z, #TABLE1$L      ; 设置 TABLE1 地址低字节。  
  
B0MOV    A, BUF            ; Z = Z + BUF。  
B0ADD    Z, A  
  
B0BTS1   FC                ; 检查进位标志。  
JMP     GETDATA            ; FC = 0。  
INCMS   Y                  ; FC = 1。  
NOP  
  
GETDATA:  
    MOVC  
        ;  
        ; 存储数据，如果 BUF = 0，数据为 0035H。  
        ; 如果 BUF = 1，数据 = 5105H。  
        ; 如果 BUF = 2，数据 = 2012H。  
    ...  
  
TABLE1:  
    DW     0035H            ; 定义数据表（16 位）数据。  
    DW     5105H  
    DW     2012H  
    ...
```

2.1.1.4 跳转表

跳转表能够实现多地址跳转功能。由于 PCL 和 ACC 的值相加即可得到新的 PCL，因此，通过对 PCL 加上不同的 ACC 值来实现多地址跳转。ACC 值若为 n，PCL+ACC 即表示当前地址加 n，执行完当前指令后 PCL 值还会自加 1，可参考以下范例。如果 PCL+ACC 后发生溢出，PCH 则自动加 1。由此得到的新的 PC 值再指向跳转指令列表中新的地址。这样，用户就可以通过修改 ACC 的值轻松实现多地址的跳转。

* 注：PCH 只支持 PC 增量运算，而不支持 PC 减量运算。当 PCL+ACC 后如有进位，PCH 的值会自动加 1。PCL-ACC 后若有借位，PCH 的值将保持不变，用户在设计应用时要加以注意。

➤ 例：跳转表。

ORG	0100H	; 跳转表从 ROM 前端开始。
B0ADD	PCL, A	; PCL = PCL + ACC, PCL 溢出时 PCH 加 1。
JMP	A0POINT	; ACC = 0, 跳至 A0POINT。
JMP	A1POINT	; ACC = 1, 跳至 A1POINT。
JMP	A2POINT	; ACC = 2, 跳至 A2POINT。
JMP	A3POINT	; ACC = 3, 跳至 A3POINT。

SONiX 单片机提供一个宏以保证可靠执行跳转表功能，它会自动检测 ROM 边界并将跳转表移至适当的位置。但采用该宏程序会占用部分 ROM 空间。

➤ 例：宏 “MACRO3.H” 中，“@JMP_A”的应用。

B0MOV	A, BUF0	; “BUF0”从 0 至 4。
@JMP_A	5	; 列表个数为 5。
JMP	A0POINT	; ACC = 0, 跳至 A0POINT。
JMP	A1POINT	; ACC = 1, 跳至 A1POINT。
JMP	A2POINT	; ACC = 2, 跳至 A2POINT。
JMP	A3POINT	; ACC = 3, 跳至 A3POINT。
JMP	A4POINT	; ACC = 4, 跳至 A4POINT。

如果跳转表跨越了 ROM 的边界（00FFH~0100H），宏指令 “@JMP_A” 会调整跳转表的位置使其从 ROM 的前端开始。

➤ 例：宏指令@JMP_A 操作。

; 编译前

ROM 地址

	B0MOV	A, BUF0	; “BUF0”从 0 至 4。
	@JMP_A	5	; 列表个数为 5。
00FDH	JMP	A0POINT	; ACC = 0, 跳至 A0POINT。
00FEH	JMP	A1POINT	; ACC = 1, 跳至 A1POINT。
00FFH	JMP	A2POINT	; ACC = 2, 跳至 A2POINT。
0100H	JMP	A3POINT	; ACC = 3, 跳至 A3POINT。
0101H	JMP	A4POINT	; ACC = 4, 跳至 A4POINT。

; 编译后

ROM 地址

	B0MOV	A, BUF0	; “BUF0”从 0 至 4。
	@JMP_A	5	; 列表个数为 5。
0100H	JMP	A0POINT	; ACC = 0, 跳至 A0POINT。
0101H	JMP	A1POINT	; ACC = 1, 跳至 A1POINT。
0102H	JMP	A2POINT	; ACC = 2, 跳至 A2POINT。
0103H	JMP	A3POINT	; ACC = 3, 跳至 A3POINT。
0104H	JMP	A4POINT	; ACC = 4, 跳至 A4POINT。

2.1.1.5 CHECKSUM 计算

ROM 区域的最后一个地址是系统保留区域，用户在进行 Checksum 计算时应该跳过这一区域。

➤ 例：下面的程序给出了在进行 Checksum 计算时如何跳过系统保留区域。

```
MOV    A,#END_USER_CODE$L
B0MOV END_ADDR1, A      ; 保存结束地址的低字节。
MOV    A,#END_USER_CODE$M
B0MOV END_ADDR2, A      ; 保存结束地址的高字节。
CLR    Y                ; 清 Y。
CLR    Z                ; 清 Z。

@@@:
MOVC
B0BCLR FC              ; 清标志 C。
ADD   DATA1, A          ;
MOV   A, R              ;
ADC   DATA2, A          ;
JMP   END_CHECK         ; 检查 YZ 的值是否指向结束地址。

AAA:
INCMS Z                ; Z=Z+1。
JMP   @B                ;
JMP   Y_ADD_1           ;

END_CHECK:
MOV   A, END_ADDR1
CMPRS A, Z              ; 检查 Z 是否等于结束地址的低字节。
JMP   AAA                ; 不是继续计算。
MOV   A, END_ADDR2
CMPRS A, Y              ; 是则检查 Y 是否等于结束地址的高字节。
JMP   AAA                ; 不是继续计算。
JMP   CHECKSUM_END      ; 是则结束计算。

Y_ADD_1:
INCMS Y                ;
NOP
JMP   @B                ;

CHECKSUM_END:
...
...

END_USER_CODE:          ; 程序结束。
```


2.1.2 编译选项 (CODE OPTION)

编译选项	内容	功能说明
Watch_Dog	Always_On	始终开启看门狗定时器，包括在睡眠模式和绿色模式下。
	Enable	开启看门狗定时器，但在睡眠模式和绿色模式时关闭看门狗定时器。
	Disable	关闭看门狗定时器。
Fcpu	Fosc/1	指令周期为 6 MHz 。
	Fosc/2	指令周期为 3 MHz 。
	Fosc/4	指令周期为 1.5 MHz 。
Reset_Pin	Reset	使能外部复位引脚，带有上拉电阻。
	P16	P1.6 作为双向输入输出引脚。
Security	Enable	ROM 代码加密，使能 ROM 代码地址 (1380H~13FF) 加锁功能。
	Disable	ROM 代码不加密。


* 注: *Fcpu* 编译选项仅对高速时钟有效, 低速时钟模式时, *Fcpu=Fosc/4*。

2.1.3 数据存储器 (RAM)

RAM: 192



RAM (USB DATA FIFO) : 24



2.1.4 系统寄存器

2.1.4.1 系统寄存器列表

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8	-	-	R	Z	Y	-	PFLAG	RBANK	TC0M	TC0C	TC0R	-	-	-	-	-
9	UDA	USTAT US	EP0OU T_CNT	USB_IN T_EN	EP ACK	EP NAK	UE0R	UE1R	UE2R	-	-	-	-	-	-	-
A	-	-	-	UDP0_L	UDP0_H	UDR0_R	UDR0_W	EP1OU T_CNT	EP2OU T_CNT	-	-	UPID	UToggle	-	-	-
B	-	-	-	-	SIOM	SIOR	SIOB	-	P0M	-	PECMD	PEROM L	PEROM H	PERAM L	PERAM CNT	PEDGE
C	P1W	P1M	-	-	-	P5M	-	-	INTRQ	INTEN	OSCM	-	WDTR	-	PCL	PCH
D	P0	P1	-	-	-	P5	-	-	T0M	T0C	-	-	-	-	STKP	
E	P0UR	P1UR	-	-	-	P5UR	-	@YZ	-	-	-	-	-	-	-	
F	STK7L	STK7H	STK6L	STK6H	STK5L	STK5H	STK4L	STK4H	STK3L	STK3H	STK2L	STK2H	STK1L	STK1H	STK0L	STK0H

2.1.4.2 系统寄存器说明

R = 工作寄存器, ROM 查表寄存器

PFLAG = ROM 页和特殊标志寄存器

UDA = USB 控制寄存器

UDP0 = USB FIFO 地址指针

UDR0_W = UDP0 所指 USB FIFO 写入读取数据缓存器

EP_ACK = 端点 ACK 标志寄存器

UToggle = USB 端点触发位控制寄存器

USTATUS = USB 状态寄存器

EPXOUT_CNT = USB 端点 1~3 OUT1~3 OUT 标记数据字节计数器

SIOM = SIO 模式控制寄存器

SIOB = SIO 数据缓存器

PnM = Pn 模式控制寄存器

INTRQ = 中断请求寄存器

INTRQ1 = 中断请求寄存器

OSCM = 振荡模式寄存器

TC0R = TC0 自动装载数据缓存器

Pn = Pn 数据缓存器

TnC = Tn 计数寄存器, n = 0、1、C0、C1

PnUR = Pn 上拉电阻控制寄存器

P1W = P1 唤醒控制寄存器

PEROM = ISP ROM 地址

Y, Z = 工作寄存器, @YZ 和 ROM 寻址寄存器

RBANK = RAM bank 选择寄存器

UE0R~UE2R = 终端指示 0~2 控制寄存器

UDR0_R = UDP0 所指 USB FIFO 读取数据缓存器

EP_NAK = 端点 NAK 标志寄存器

PERAMCNT = ISP RAM 可编程计数寄存器

UPID = USB 总线控制寄存器

USB_INT_EN = USB 中断控制寄存器

SIOR = SIO 时钟装载缓存器

PEDGE = P0.0、P0.1 边沿控制寄存器

INTEN = 中断使能寄存器

INTEN1 = 中断使能寄存器

WDTR = 看门狗清零寄存器

PCH, PCL = 程序计数器

TnM = Tn 模式寄存器, n = 0、1、C0、C1

TnR = Tn 寄存器, n = C0、C1

STKP = 堆栈指针

@YZ = RAM YZ 间接寻址寄存器

STK0~STK7 = 堆栈

PECMD = ISP 命令寄存器

PERAM = ISP RAM 映射地址

2.1.4.3 系统寄存器的位说明

地址	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	R/W	注释
082H	RBIT7	RBIT6	RBIT5	RBIT4	RBIT3	RBIT2	RBIT1	RBIT0	R/W	R
083H	ZBIT7	ZBIT6	ZBIT5	ZBIT4	ZBIT3	ZBIT2	ZBIT1	ZBIT0	R/W	Z
084H	YBIT7	YBIT6	YBIT5	YBIT4	YBIT3	YBIT2	YBIT1	YBIT0	R/W	Y
086H	NT0	NPD				C	DC	Z	R/W	PFLAG
087H								RBNKS0	R/W	RBANK
088H	TC0ENB	TC0rate2	TC0rate1	TC0rate0	TC0CKS	ALOAD0	TC0OUT	PWM0OUT	R/W	TC0M
089H	TC0C7	TC0C6	TC0C5	TC0C4	TC0C3	TC0C2	TC0C1	TC0C0	R/W	TC0C
08AH	TC0R7	TC0R6	TC0R5	TC0R4	TC0R3	TC0R2	TC0R1	TC0R0	R/W	TC0R
090H	UDE	UDA6	UDA5	UDA4	UDA3	UDA2	UDA1	UDA0	R/W	UDA
091H				BUS_RST	SUSPEND	EP0_SETUP	EP0_IN	EP0_OUT	R/W	USTATUS
092H						UEP0OC2	UEP0OC1	UEP0OC0	R/W	EP0OUT_CNT
093H	REG_EN	DN_PU_EN					EP1NAK_INT_EN	EP1NAK_INT_EN	R/W	USB_INT_EN
094H							EP2_ACK	EP1_ACK	R/W	EP_ACK
095H							EP2_NAK	EP1_NAK	R/W	EP_NAK
096H		UE0M1	UE0M0		UE0C3	UE0C2	UE0C1	UE0C0	R/W	UE0R
097H	UE1E	UE1M1	UE1M0	UE1C4	UE1C3	UE1C2	UE1C1	UE1C0	R/W	UE1R
098H	UE2E	UE2M1	UE2M0	UE2C4	UE2C3	UE2C2	UE2C1	UE2C0	R/W	UE2R
0A3H	UDP07	UDP06	UDP05	UDP04	UDP03	UDP02	UDP01	UDP00	R/W	UDP0_L
0A4H	WE0	RD0							R/W	UDP0_H
0A5H	UDR0_R7	UDR0_R6	UDR0_R5	UDR0_R4	UDR0_R3	UDR0_R2	UDR0_R1	UDR0_R0	R/W	UDR0_R
0A6H	UDR0_W7	UDR0_W6	UDR0_W5	UDR0_W4	UDR0_W3	UDR0_W2	UDR0_W1	UDR0_W0	R/W	UDR0_W

0A7H					UEP1OC3	UEP1OC2	UEP1OC1	UEP1OC0	R/W	EP1OUT_CNT
0A8H					UEP2OC3	UEP2OC2	UEP2OC1	UEP2OC0	R/W	EP2OUT_CNT
0ABH					UBDE	DDP	DDN		R/W	UPID
0ACH						EP2_DATA0 /1	EP1_DATA0 /1		R/W	Utoggle
0B4H	SENB	START	SRATE1	SRATE0	MLSB	SCKMD	SEDGE	SP	R/W	SIOM
0B5H	SIOR7	SIOR6	SIOR5	SIOR4	SIOR3	SIOR2	SIOR1	SIOR0	W	SIOR
0B6H	SIOB7	SIOB6	SIOB5	SIOB4	SIOB3	SIOB2	SIOB1	SIOB0	R/W	SIOB
0B8H						P02M	P01M	P00M	R/W	P0M
0BAH	PECMD7	PECMD6	PECMD5	PECMD4	PECMD3	PECMD2	PECMD1	PECMD0	W	PECMD
0BBH	PEROML7	PEROML6	PEROML5	PEROML4	PEROML3	PEROML2	PEROML1	PEROML0	R/W	PEROML
0BCH	PEORMH7	PEORMH6	PEORMH5	PEORMH4	PEORMH3	PEORMH2	PEORMH1	PEORMH0	R/W	PEORMH
0BDH	PERAML7	PERAML6	PERAML5	PERAML4	PERAML3	PERAML2	PERAML1	PERAML0	R/W	PERAML
0BEH	PERAMCNT 4	PERAMCNT 3	PERAMCNT 2	PERAMCNT 1	PERAMCNT 0			PERAML8	R/W	PERAMCNT
0BFH					P01G1	P01G0	P00G1	P00G0	R/W	PEDGE
0C0H		P16W	P15W	P14W	P13W	P12W	P11W	P10W	R/W	P1W
0C1H		P16M	P15M	P14M	P13M	P12M	P11M	P10M	R/W	P1M
0C5H					P53M	P52M	P51M	P50M	R/W	P5M
0C6H							TC1IRQ	TC0IRQ	R/W	INTRQ1
0C7H							TC1IEN	TC0IEN	R/W	INTEN1
0C8H	SOFIRQ	USBIRQ	T1IRQ	T0IRQ	SIOIRQ	WAKEIRQ	P01IRQ	P00IRQ	R/W	INTRQ
0C9H	SOFIEN	USBIEN	T1IEN	T0IEN	SIOIEN	WAKEIEN	P01IEN	P00IEN	R/W	INTEN
0CAH					CPUM1	CPUM0	CLKMD	STPHX	R/W	OSCM
0CCH	WDTR7	WDTR6	WDTR5	WDTR4	WDTR3	WDTR2	WDTR1	WDTR0	W	WDTR
0CEH	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	R/W	PCL
0CFH				PC12	PC11	PC10	PC9	PC8	R/W	PCH
0D0H						P02	P01	P00	R/W	P0
0D1H		P16	P15	P14	P13	P12	P11	P10	R/W	P1
0D5H					P53	P52	P51	P50	R/W	P5
0D8H	T0ENB	T0rate2	T0rate1	T0rate0					R/W	T0M
0D9H	T0C7	T0C6	T0C5	T0C4	T0C3	T0C2	T0C1	T0C0	R/W	T0C
0DFH	GIE					STKPB2	STKPB1	STKPB0	R/W	STKP
0E0H						P02R	P01R	P00R	W	P0UR
0E1H		P16R	P15R	P14R	P13R	P12R	P11R	P10R	W	P1UR
0E5H					P53R	P52R	P51R	P50R	W	P5UR
0E7H	@YZ7	@YZ6	@YZ5	@YZ4	@YZ3	@YZ2	@YZ1	@YZ0	R/W	@YZ
0F0H	S7PC7	S7PC6	S7PC5	S7PC4	S7PC3	S7PC2	S7PC1	S7PC0	R/W	STK7L
0F1H				S7PC12	S7PC11	S7PC10	S7PC9	S7PC8	R/W	STK7H
0F2H	S6PC7	S6PC6	S6PC5	S6PC4	S6PC3	S6PC2	S6PC1	S6PC0	R/W	STK6L
0F3H				S6PC12	S6PC11	S6PC10	S6PC9	S6PC8	R/W	STK6H
0F4H	S5PC7	S5PC6	S5PC5	S5PC4	S5PC3	S5PC2	S5PC1	S5PC0	R/W	STK5L
0F5H				S5PC12	S5PC11	S5PC10	S5PC9	S5PC8	R/W	STK5H
0F6H	S4PC7	S4PC6	S4PC5	S4PC4	S4PC3	S4PC2	S4PC1	S4PC0	R/W	STK4L
0F7H				S4PC12	S4PC11	S4PC10	S4PC9	S4PC8	R/W	STK4H
0F8H	S3PC7	S3PC6	S3PC5	S3PC4	S3PC3	S3PC2	S3PC1	S3PC0	R/W	STK3L
0F9H				S3PC12	S3PC11	S3PC10	S3PC9	S3PC8	R/W	STK3H
0FAH	S2PC7	S2PC6	S2PC5	S2PC4	S2PC3	S2PC2	S2PC1	S2PC0	R/W	STK2L
0FBH				S2PC12	S2PC11	S2PC10	S2PC9	S2PC8	R/W	STK2H
0FCFH	S1PC7	S1PC6	S1PC5	S1PC4	S1PC3	S1PC2	S1PC1	S1PC0	R/W	STK1L
0FDH				S1PC12	S1PC11	S1PC10	S1PC9	S1PC8	R/W	STK1H
0FEH	S0PC7	S0PC6	S0PC5	S0PC4	S0PC3	S0PC2	S0PC1	S0PC0	R/W	STK0L
0FFFH				S0PC12	S0PC11	S0PC10	S0PC9	S0PC8	R/W	STK0H

* 注：

1. 为了避免系统出错, 请确认系统寄存器的位如上表中置 0 或置 1。
2. 所有系统寄存器的名称都已经在 SN8ASM 编译器中宣告过。
3. 寄存器各位的名称都已经以“F”为前缀在 SN8ASM 宣告过。
4. 指令“b0bset”, “b0bclr”, “bset”, “bclr”仅对“R/W”寄存器有效。
5. 详细内容请参考“系统寄存器快速参照表”。

2.1.4.4 累加器 ACC

8位数据寄存器ACC用来执行ALU与数据存储器之间数据的传送操作。如果操作结果为零(Z)或有进位产生(C或DC)，程序状态寄存器PFLAG中相应位会发生变化。

ACC并不在RAM中，因此在立即寻址模式中不能用“B0MOV”指令对其进行读写。

➤ 例：读/写ACC。

; 数据写入ACC。

```
MOV      A, #0FH
```

; 读取ACC中的数据并存入BUF。

```
MOV      BUF, A
B0MOV   BUF, A
```

; BUF中的数据写入ACC。

```
MOV      A, BUF
B0MOV   A, BUF
```

系统执行中断操作时，ACC和PFLAG中的数据不会自动存储，用户需通过程序将中断入口处的ACC和PFLAG中的数据送入存储器进行保存。可通过“PUSH”和“POP”指令对ACC和PFLAG等系统寄存器进行存储及恢复。

➤ 例：ACC和工作寄存器中断保护操作。

INT_SERVICE:

PUSH	；保存ACC和PFLAG。
...	
...	
POP	；恢复ACC和PFLAG。
RETI	；退出中断。

2.1.4.5 程序状态寄存器PFLAG

寄存器PFLAG中包含ALU运算状态信息、系统复位状态信息和LVD低电压检测状态信息。其中，位NT0和NPD显示系统复位状态信息，包括上电复位、LVD复位、外部复位和看门狗复位；位C、DC和Z显示ALU的运算信息。

086H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PFLAG	NT0	NPD	-	-	-	C	DC	Z
读/写	R/W	R/W	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

Bit [7:6] **NT0, NPD:** 复位状态标志位。

NT0	NPD	复位状态
0	0	看门狗定时器溢出
0	1	保留
1	0	LVD 复位
1	1	外部复位

Bit 2 **C:** 进位标志。

1 = 加法运算后有进位、减法运算没有借位发生或移位后移出逻辑“1”或比较运算的结果 ≥ 0 ；
0 = 加法运算后没有进位、减法运算有借位发生或移位后移出逻辑“0”或比较运算的结果 < 0 。

Bit 1 **DC:** 辅助进位标志。

1 = 加法运算时低四位有进位，或减法运算后没有向高四位借位；
0 = 加法运算时低四位没有进位，或减法运算后有向高四位借位。

Bit 0 **Z:** 零标志。

1 = 算术/逻辑/分支转移运算的结果为零；
0 = 算术/逻辑/分支转移运算的结果非零。

* 注：关于标志位C、DC和Z的更多信息请参阅指令集相关内容。

2.1.4.6 程序计数器 PC

程序计数器 PC 是一个 13 位二进制程序地址寄存器，分高 5 位和低 8 位。专门用来存放下一条需要执行指令的内存地址。通常，程序计数器会随程序中指令的执行自动增加。

若程序执行 CALL 和 JMP 指令时，PC 指向特定的地址。

	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PC	-	-	-	PC12	PC11	PC10	PC9	PC8	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
复位后	-	-	-	0	0	0	0	0	0	0	0	0	0	0	0	0
	PCH															PCL

单地址跳转

在 SONiX 单片机里面，有 9 条指令（CMPRS、INCS、INCMS、DECS、DECMS、BTS0、BTS1、B0BTS0 和 B0BTS1）可完成单地址跳转功能。如果这些指令执行结果为真，那么 PC 值加 2 以跳过下一条指令。

如果位测试为真，PC 加 2。

B0BTS1	FC	; 若 Carry_flag = 1 则跳过下一条指令。
JMP	C0STEP	; 否则执行 C0STEP。

...

C0STEP:	NOP
---------	-----

B0MOV	A, BUFO	; BUFO 送入 ACC。
B0BTS0	FZ	; Zero flag = 0 则跳过下一条指令。
JMP	C1STEP	; 否则执行 C1STEP。

...

C1STEP:	NOP
---------	-----

如果 ACC 等于指定的立即数则 PC 值加 2，跳过下一条指令。

CMPRS	A, #12H	; 若 ACC = 12H，则跳过下一条指令。
JMP	C0STEP	; 否则跳至 C0STEP。

...

C0STEP:	NOP
---------	-----

执行加 1 指令后，结果为零时，PC 的值加 2，跳过下一条指令。

INCS:

INCS	BUFO
JMP	C0STEP

...

C0STEP:	NOP
---------	-----

INCMS:

INCMS	BUFO
JMP	C0STEP

...

C0STEP:	NOP
---------	-----

执行减 1 指令后，结果为零时，PC 的值加 2，跳过下一条指令。

DECS:

DECS	BUFO
JMP	C0STEP

...

C0STEP:	NOP
---------	-----

DECMS:

DECMS	BUFO
JMP	C0STEP

...

C0STEP:	NOP
---------	-----

 多地址跳转

执行 JMP 或 ADD M,A (M=PCL) 指令可实现多地址跳转。执行 ADD M, A、ADC M, A 或 B0ADD M, A 后，若 PCL 溢出，PCH 会自动进位。对于跳转表及其它应用，用户可以通过上述 3 条指令计算 PC 的值而不需要担心 PCL 溢出的问题。

* 注：PCH 仅支持 PC 的递增运算而不支持递减运算。当 PCL+ACC 执行完 PCL 有进位时，PCH 会自动加 1；但执行 PCL-ACC 有借位发生，PCH 的值会保持不变。

> 例：PC = 0323H (PCH = 03H, PCL = 23H) 。

; PC = 0323H

MOV	A, #28H	
B0MOV	PCL, A	; 跳到地址 0328H。

...

; PC = 0328H

MOV	A, #00H	
B0MOV	PCL, A	; 跳到地址 0300H。

...

> 例：PC = 0323H (PCH = 03H, PCL = 23H) 。

; PC = 0323H

B0ADD	PCL, A	; PCL = PCL + ACC, PCH 的值不变。
JMP	A0POINT	; ACC = 0, 跳到 A0POINT。
JMP	A1POINT	; ACC = 1, 跳到 A1POINT。
JMP	A2POINT	; ACC = 2, 跳到 A2POINT。
JMP	A3POINT	; ACC = 3, 跳到 A3POINT。

...

...

2.1.4.7 Y, Z 寄存器

8 位缓存器 Y, Z 的主要用途如下：

- 普通工作寄存器；
- RAM 数据寻址指针@YZ；
- 配合指令 MOVC 对 ROM 数据进行查表。

084H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Y	YBIT7	YBIT6	YBIT5	YBIT4	YBIT3	YBIT2	YBIT1	YBIT0
读/写	R/W							
复位后	-	-	-	-	-	-	-	-

083H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Z	ZBIT7	ZBIT6	ZBIT5	ZBIT4	ZBIT3	ZBIT2	ZBIT1	ZBIT0
读/写	R/W							
复位后	-	-	-	-	-	-	-	-

➤ 例：用 Y、Z 作为数据指针，访问 bank0 中 025H 处的内容。

```
B0MOV    Y, #00H      ; Y 指向 RAM bank 0。
B0MOV    Z, #25H      ; Z 指向 25H。
B0MOV    A, @YZ       ; 数据送入 ACC。
```

➤ 例：利用数据指针@YZ 对 RAM 数据清零。

```
B0MOV    Y, #0          ; Y = 0, 指向 bank 0。
B0MOV    Z, #07FH       ; Z = 7FH, RAM 区的最后单元。
```

CLR_YZ_BUF:

```
    CLR     @YZ          ; @YZ 清零。
    DECMS   Z             ;
    JMP     CLR_YZ_BUF    ; 不为零。
```

```
    CLR     @YZ          ;
```

END_CLR:

...

2.1.4.8 R 寄存器

8 位缓存器 R 主要有以下两个功能：

- 作为工作寄存器使用；
- 存储执行查表指令后的高字节数据。

(执行 MOVC 指令，指定 ROM 单元的高字节数据会被存入 R 寄存器而低字节数据则存入 ACC。)

082H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
R	RBIT7	RBIT6	RBIT5	RBIT4	RBIT3	RBIT2	RBIT1	RBIT0
读/写	R/W							
复位后	-	-	-	-	-	-	-	-

* 注：关于 R 寄存器的应用，可参考“查表”的相关章节。

2.2 寻址模式

2.2.1 立即寻址

将立即数送入 ACC 或指定的 RAM 单元。

- 例：立即数 12H 送入 ACC。

MOV A, #12H

- 例：立即数 12H 送入寄存器 R。

B0MOV R, #12H

* 注：立即数寻址中，指定的 RAM 单元必须是 80H~87H 的工作寄存器。

2.2.2 直接寻址

通过 ACC 对 RAM 单元数据进行操作。

- 例：地址 12H 处的内容送入 ACC。

B0MOV A, 12H

- 例：ACC 中数据写入 RAM 的 12H 单元。

B0MOV 12H, A

2.2.3 间接寻址

通过指针寄存器 (Y/Z) 访问 RAM 数据。


- 例：用 @YZ 实现间接寻址。

B0MOV	Y, #0	; Y 清零以寻址 RAM bank 0。
B0MOV	Z, #12H	; 设定寄存器地址。
B0MOV	A, @YZ	

2.3 堆栈

2.3.1 概述

SN8F2270B 系列的堆栈缓存器共 8 层，程序进入中断或执行 CALL 指令时，用于存储程序计数器 PC 的值。寄存器 STKP 为堆栈指针，指向堆栈缓存器顶层，STKnH 和 STKnL 分别是各堆栈缓存器高、低字节。



2.3.2 堆栈寄存器

堆栈指针 **STKP** 是一个 3 位寄存器，存放被访问的堆栈单元地址，13 位数据存储器 **STKnH** 和 **STKnL** 用于暂存堆栈数据。以上寄存器都位于 bank 0。

使用入栈指令 **PUSH** 和出栈指令 **POP** 可对堆栈缓存器进行操作。堆栈操作遵循后进先出（LIFO）的原则，入栈时堆栈指针 **STKP** 的值减 1，出栈时 **STKP** 的值加 1，这样，**STKP** 总是指向堆栈缓存器顶层单元。

系统进入中断或执行 **CALL** 指令之前，程序计数器 **PC** 的值被存入堆栈缓存器中进行入栈保护。

0DFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STKP	GIE	-	-	-	-	STKPB2	STKPB1	STKPB0
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位后	0	-	-	-	-	1	1	1

Bit[2:0] **STKPBn**: 堆栈指针 ($n = 0 \sim 2$)。

Bit 7 **GIE**: 全局中断控制位。

- 0 = 禁止；
- 1 = 使能。

➤ 例：系统复位时，堆栈指针寄存器内容为默认值，但强烈建议在程序初始部分重新设定，如下面所示：

```
MOV      A, #00000111B
B0MOV    STKP, A
```

0F0H~0FFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STKnH	-	-	-	SnPC12	SnPC11	SnPC10	SnPC9	SnPC8
读/写	-	-	-	R/W	R/W	R/W	R/W	R/W
复位后	-	-	-	0	0	0	0	0

0F0H~0FFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STKnL	SnPC7	SnPC6	SnPC5	SnPC4	SnPC3	SnPC2	SnPC1	SnPC0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

STKn = STKnH , STKnL (n = 7 ~ 0)

2.3.3 堆栈操作举例

执行程序调用指令 CALL 和响应中断服务时，堆栈指针 STKP 的值减 1，指针指向下一个堆栈缓存器。同时，对程序计数器 PC 的内容进行入栈保存。

堆栈层数	STKP 寄存器			堆栈缓存器		注释
	STKPB2	STKPB1	STKPB0	高字节	低字节	
0	1	1	1	Free	Free	-
1	1	1	0	STK0H	STK0L	-
2	1	0	1	STK1H	STK1L	-
3	1	0	0	STK2H	STK2L	-
4	0	1	1	STK3H	STK3L	-
5	0	1	0	STK4H	STK4L	-
6	0	0	1	STK5H	STK5L	-
7	0	0	0	STK6H	STK6L	-
8	1	1	1	STK7H	STK7L	-
> 8	1	1	0	-	-	堆栈溢出，出错

对应每个入栈操作，都有一个出栈操作来恢复程序计数器PC的值。RETI指令用于中断服务程序中，RET用于子程序调用。出栈时，STKP加1并指向下一个空闲堆栈缓存器。堆栈恢复操作如下表所示：

堆栈层数	STKP 寄存器			堆栈缓存器		注释
	STKPB2	STKPB1	STKPB0	高字节	低字节	
8	1	1	1	STK7H	STK7L	-
7	0	0	0	STK6H	STK6L	-
6	0	0	1	STK5H	STK5L	-
5	0	1	0	STK4H	STK4L	-
4	0	1	1	STK3H	STK3L	-
3	1	0	0	STK2H	STK2L	-
2	1	0	1	STK1H	STK1L	-
1	1	1	0	STK0H	STK0L	-
0	1	1	1	Free	Free	-

3 复位

3.1 概述

SN8F2270B 系列单片机有以下几种复位方式：

- 上电复位；
- 看门狗复位；
- 掉电复位；
- 外部复位（仅支持外部复位引脚使能的状态）。


上述任一种复位发生时，所有的系统寄存器恢复默认状态，程序停止运行，同时程序计数器 PC 清零。复位结束后，系统从向量 0000H 处重新开始运行。PFLAG 寄存器的 NT0 和 NPD 两个标志位能够给出系统复位状态的信息。用户可以编程控制 NT0 和 NPD，从而控制系统的运行路径。

086H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PFLAG	NT0	NPD	-	-	-	C	DC	Z
读/写	R/W	R/W	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

Bit [7:6] NT0, NPD：复位状态标志位。

NT0	NPD	条件	说明
0	0	看门狗复位	看门狗定时器溢出
0	1	保留	-
1	0	上电复位和 LVD 复位	电源电压低于 LVD 检测电平电压
1	1	外部复位	外部复位引脚检测到低电平

任何一种复位方式都需要一定的复位时间，系统为上电复位提供了完整的复位程序。对于不同的晶振类型，系统需要的复位时间也有差异。因此，VDD 的上升速度和各振荡器的启动时间都不确定。RC 振荡器的启动时间非常之短，晶体振荡器的启动时间则相对较长。对于终端应用，用户必须注意主机端对上电复位时间的要求。下面给出了复位时序图。



3.2 上电复位

上电复位通常都与 LVD 密切相关。系统上电是一个逐渐上升的过程，需要经过一段时间才能达到正常的电压值。上电复位的时序如下：

- **上电：**系统检测到电源电压直到电压稳定；
- **外部复位（开启外部复位引脚的情况下）：**系统检查外部复位引脚的状态。如果外部复位引脚不为高电平，则系统保持复位状态；
- **系统初始化：**初始化所有的系统寄存器；
- **振荡器起振：**振荡器正常工作并提供系统时钟；
- **执行程序：**上电复位结束，程序从 ORG 0 开始执行。

3.3 看门狗复位

看门狗复位是系统的一种保护设置。在正常状态下，由程序将看门狗定时器清零。若出错，系统处于未知状态，看门狗定时器溢出，此时系统复位。看门狗复位后，系统重启进入正常状态。看门狗复位的时序如下：

- **看门狗定时器状态：**系统检测看门狗定时器是否溢出，若溢出，则系统复位；
- **系统初始化：**初始化所有的系统寄存器；
- **振荡器起振：**振荡器正常工作并提供系统时钟；
- **执行程序：**上电复位结束，程序从 ORG 0 开始执行。

看门狗定时器应用时需注意：


- 清看门狗定时器之前，请先检查 I/O 口的状态和 RAM 数据；
- 不能在中断里清看门狗定时器，否则无法起到侦测程序跑飞的目的；
- 程序中应该只有一个清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

* 注：关于看门狗定时器的详细内容，请参阅“看门狗定时器有关章节”。

3.4 掉电复位

3.4.1 概述

掉电复位针对外部因素引起的系统电压跌落情形（例如：干扰或外部负载的变化），掉电复位可能会引起系统工作状态不正常或程序执行错误。



掉电复位示意图

电压跌落可能会进入系统死区。系统死区意味着电源不能满足系统的最小工作电压要求。上图是一个典型的掉电复位示意图。图中，VDD 受到严重的干扰，电压值降的非常低。虚线以上区域系统正常工作，在虚线以下的区域内，系统进入未知的工作状态，这个区域称作死区。当 VDD 跌至 V1 时，系统仍处于正常状态；当 VDD 跌至 V2 和 V3 时，系统进入死区，则容易导致出错。以下情况系统可能进入死区：

DC 运用中：

DC 运用中一般都采用电池供电，当电池电压过低或单片机驱动负载时，系统电压可能跌落并进入死区。这时，电源不会进一步下降到 LVD 检测电压，因此系统维持在死区。


AC 运用中：

系统采用 AC 供电时，DC 电压值受 AC 电源中的噪声影响。当外部负载过高，如驱动马达时，负载动作产生的干扰也影响到 DC 电源。VDD 若由于受到干扰而跌落至最低工作电压以下时，则系统将有可能进入不稳定工作状态。

在 AC 运用中，系统上、下电时间都较长。其中，上电时序保护使得系统正常上电，但下电过程却和 DC 运用中情形类似，AC 电源关断后，VDD 电压在缓慢下降的过程中易进入死区。

3.4.2 系统工作电压

为了改善系统掉电复位的性能，首先必须明确系统具有的最低工作电压值。系统最低工作电压与系统执行速度有关，不同的执行速度下最低工作电压值也不同。



如上图所示，系统正常工作电压区域一般高于系统复位电压，同时复位电压由低电压检测（LVD）电平决定。当系统执行速度提高时，系统最低工作电压也相应提高，但由于系统复位电压是固定的，因此在系统最低工作电压与系统复位电压之间就会出现一个电压区域，系统不能正常工作，也不会复位，这个区域即为死区。


3.4.3 掉电复位性能改进

如何改善系统掉电复位性能，有以下几点建议：

- LVD 复位；
- 看门狗复位；
- 降低系统工作速度；
- 采用外部复位电路（稳压二极管复位电路，电压偏移复位电路，外部 IC 复位）。

* 注：“稳压二极管复位电路”、“电压偏移复位电路”和“外部 IC 复位”能够完全避免掉电复位出错；

LVD 复位：



低电压检测（LVD）是 SONiX 8 位单片机内置的掉电复位保护装置，当 VDD 跌落并低于 LVD 检测电压值时，LVD 被触发，系统复位。不同的单片机有不同的 LVD 检测电平，LVD 检测电平值仅为一个电压点，并不能覆盖所有死区范围。因此采用 LVD 依赖于系统要求和环境状况。电源变化较大时，LVD 能够起到保护作用，如果电源变化触发 LVD，系统工作仍出错，那么 LVD 就不能起到保护作用，就需要采用其它复位方法。

看门狗复位：

看门狗定时器用于保证系统正常工作。通常，会在主程序中将看门狗定时器清零，但不要在多个分支程序中清看门狗。若程序正常运行，看门狗不会复位。当系统进入死区或程序运行出错的时候，看门狗定时器继续计数直至溢出，系统复位。

如果看门狗复位后电源仍处于死区，则系统复位失败，保持复位状态，直到系统工作状态恢复到正常值。

降低系统工作速度：

系统工作速度越快最低工作电压值越高，从而加大工作死区的范围，因此降低系统工作速度不失为降低系统进入死区几率的有效措施。所以，可选择合适的工作速度以避免系统进入死区，这个方法需要调整整个程序使其满足系统要求。

附加外部复位电路：

外部复位也能够完全改善掉电复位性能。有三种外部复位方式可改善掉电复位性能：稳压二极管复位电路，电压偏移复位电路和外部 IC 复位。它们都采用外部复位信号控制单片机可靠复位。

3.5 外部复位


外部复位功能由编译选项“Reset_Pin”控制。将该编译选项置为“Reset”，可使能外部复位功能。外部复位引脚为施密特触发结构，低电平有效。复位引脚处于高电平时，系统正常运行。当复位引脚输入低电平信号时，系统复位。外部复位操作在上电和正常工作模式时有效。需要注意的是，在系统上电完成后，外部复位引脚必须输入高电平，否则系统将一直保持在复位状态。外部复位的时序如下：

- **外部复位（当且仅当外部复位引脚为使能状态）：**系统检测复位引脚的状态，如果复位引脚不为高电平，则系统会一直保持在复位状态，直到外部复位结束；
- **系统初始化：**所有的系统寄存器被置为初始状态；
- **振荡器开始工作：**振荡器开始提供系统时钟；
- **执行程序：**上电结束，程序开始运行。

外部复位可以在上电过程中使系统复位。良好的外部复位电路可以保护系统以免进入未知的工作状态，如 AC 应用中的掉电复位等。

3.6 外部复位电路


3.6.1 基本 RC 复位电路



上图为一个由电阻 R1 和电容 C1 组成的基本 RC 复位电路，它在系统上电的过程中能够为复位引脚提供一个缓慢上升的复位信号。这个复位信号的上升速度低于 VDD 的上电速度，为系统提供合理的复位时序，当复位引脚检测到高电平时，系统复位结束，进入正常工作状态。

* 注：此 RC 复位电路不能解决非正常上电和掉电复位问题。


3.6.2 二极管&RC 复位电路



上图中，R1 和 C1 同样是为复位引脚提供输入信号。对于电源异常情况，二极管正向导通使 C1 快速放电并与 VDD 保持一致，避免复位引脚持续高电平、系统无法正常复位。


* 注 “基本 RC 复位电路”和“二极管及 RC 复位电路”中的电阻 R2 都是必不可少的限流电阻，以避免复位引脚 ESD(Electrostatic Discharge) 或 EOS (Electrical Over-stress) 击穿。

3.6.3 稳压二极管复位电路



稳压二极管复位电路是一种简单的 LVD 电路，基本上可以完全解决掉电复位问题。如上图电路中，利用稳压管的击穿电压作为电路复位检测值，当 VDD 高于 “ $Vz + 0.7V$ ” 时，三极管集电极输出高电平，单片机正常工作；当 VDD 低于 “ $Vz + 0.7V$ ” 时，三极管集电极输出低电平，单片机复位。稳压管规格不同则电路复位检测值不同，根据电路的要求选择合适的二极管。

3.6.4 电压偏移复位电路




电压偏置复位电路是一种简单的 LVD 电路，基本上可以完全解决掉电复位问题。与稳压二极管复位电路相比，这种复位电路的检测电压值的精确度有所降低。电路中，R1 和 R2 构成分压电路，当 VDD 高于和等于分压值 “ $0.7V \times (R1 + R2) / R1$ ” 时，三极管集电极 C 输出高电平，单片机正常工作； VDD 低于 “ $0.7V \times (R1 + R2) / R1$ ” 时，集电极 C 输出低电平，单片机复位。

对于不同应用需求，选择适当的分压电阻。单片机复位引脚上电压的变化与 VDD 电压变化之间的差值为 $0.7V$ 。如果 VDD 跌落并低于复位引脚复位检测值，那么系统将被复位。如果希望提升电路复位电平，可将分压电阻设置为 $R2 > R1$ ，并选择 VDD 与集电极之间的结电压高于 $0.7V$ 。分压电阻 R1 和 R2 在电路中要耗电，此处的功耗必须计入整个系统的功耗中。

* 注：在电源不稳定或掉电复位的情况下。“稳压二极管复位电路”和“偏压复位电路”能够保护电路在电压跌落时避免系统出错。当电压跌落至低于复位检测值时，系统将被复位。从而保证系统正常工作。

3.6.5 外部 IC 复位



外部 IC 复位可以增强 MCU 复位的可靠性。

4 系统时钟

4.1 概述


SN8F2270B 系列单片机内带双时钟系统：高速时钟和低速时钟。高速时钟由外部振荡电路和内置 PLL 电路提供。低速时钟则由内置低速 RC 振荡电路（ILRC 24KHZ）提供。

高低速时钟都可以作为系统时钟，当系统工作在低速模式下时，时钟信号 4 分频之后作为系统指令周期 F_{cpu} 。

- ☞ 普通模式（高速时钟）： $F_{cpu} = F_{hosc} / N$, $N = 1 \sim 4$, N 的值由 F_{cpu} 编译选项决定。
- ☞ 低速模式（低速时钟）： $F_{cpu} = F_{losc}/4$ 。

在干扰较严重的运行条件下，SONiX 提供的杂讯滤波器能够对外部干扰进行隔离以保护系统的正常工作。但在杂讯滤波器有效时，高速时钟的 F_{cpu} 被限制为 $F_{cpu}=F_{hosc}/4$ 。

4.2 系统时钟框图



- HOSC: High_Clk 编译选项。
- Fhosc: 内部高速时钟频率。
- Flosc: 内部低速 RC 时钟频率（典型值：24KHz）。
- Fosc: 系统时钟频率。
- Fcpu: 指令执行频率。

4.3 OSCM 寄存器

寄存器 OSCM 控制振荡器的状态和系统模式。

0CAH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OSCM	-	-	-	CPUM1	CPUM0	CLKMD	STPHX	-
读/写	-	-	-	R/W	R/W	R/W	R/W	-
复位后	-	-	-	0	0	0	0	-

Bit 1 **STPHX:** 外部高速振荡器控制位。

0 = 运行；

1 = 停止。内部低速 RC 振荡器仍然运行。

Bit 2 **CLKMD:** 高/低速时钟模式控制位。

0 = 普通（双时钟）模式，系统时钟来自高速时钟；

1 = 低速模式，系统时钟来自低速时钟。

Bit[4:3] **CPUM[1:0]** : CPU 工作模式控制位。

00 = 普通模式；

01 = 睡眠模式；

10 = 绿色模式；

11 = 系统保留。

➤ 例：停止高速振荡器。

B0BSET FSTPHX ; 停止外部高速振荡器

➤ 例：系统进入睡眠模式时，高速振荡器，内部 PLL 电路和内部低速振荡器都停止运行。

B0BSET FCPUM0

4.4 系统高速时钟

系统高速时钟由内部 6MHz 振荡器提供。

4.4.1 内部高速 RC

系统内置高速时钟（RC 6MHz），由内部 6MHz RC 振荡电路提供。

IHRC: 高速时钟由内部 6MHz RC 电路提供。

4.5 系统低速时钟

系统低速时钟源来自内置的低速振荡器，采用 RC 振荡电路。低速时钟的输出频率受系统电压和环境温度的影响，通常输出 24KHz。

低速时钟可作为看门狗定时器的时钟源。由 CLKMD 控制系统低速工作模式。

- ☞ **Fosc = 内部低速 RC 振荡器 (24KHz)。**
- ☞ 低速模式 **Fcpu = Fosc / 4。**

系统工作在睡眠模式和绿色模式下禁止看门狗时，可以停止低速 RC 振荡器。如果系统工作频率为 24K 且禁止看门狗，那么这种情况下只有 24K 振荡器处于工作状态，系统功耗相应较低。

- 例：停止内部低速振荡器。

B0BSET FCPUM0

* 注：不可以单独停止内部低速时钟；由寄存器 OSCM 的位 CPUM0 和 CPUM1 (12K，禁止看门狗) 的设置决定内部低速时钟的状态。

4.5.1 系统时钟测试

在设计过程中，用户可通过软件指令周期 Fcpu 对系统时钟速度进行测试。此测试仅适用于 RC 模式下。

- 例：外部振荡器的 Fcpu 指令周期测试。

B0BSET P0M.0 ; P0.0 置为输出模式以输出 Fcpu 的触发信号。

@@:

B0BSET	P0.0
B0BCLR	P0.0
JMP	@B


* 注：不能直接从 XIN 引脚测试 RC 振荡频率，因为探针的连接会影响测试的准确性。

5 系统工作模式

5.1 概述

SN8F2270B 系列单片机可在如下四种工作模式之间进行切换：

- 高速模式；
- 低速模式；
- 省电模式（睡眠模式）；
- 绿色模式。



系统工作模式切换示意图

系统工作模式说明

工作模式	高速模式	低速模式	绿色模式	睡眠模式	备注
IHRC	运行	STPHX	STPHX	停止	
ILRC	运行	运行	运行	停止	
CPU 指令	执行	执行	停止	停止	
定时器 T0	*有效	*有效	*有效	无效	* T0ENB=1 时有效
定时器 TC0	*有效	*有效	无效	无效	* TC0ENB=1 时有效
USB	运行	无效	无效	无效	* USBE=1 时有效
看门狗定时器	由编译选项 Watch_Dog 控制	由编译选项 Watch_Dog 控制	由编译选项 Watch_Dog 控制	由编译选项 Watch_Dog 控制	请参考变编译选项说明
内部中断	全部有效	全部有效	T0	全部无效	
外部中断	全部有效	全部有效	全部有效	全部无效	
唤醒功能	-	-	P0, P1, T0, 复位	P0, P1, 复位	

- **IHRC**: 内部高速时钟 (RC 6MHz)
- **ILRC**: 内部低速时钟 (RC 24KHz)

5.2 系统工作模式切换举例

- 例：高速/低速模式切换到睡眠模式。
 B0BSET FCPUM0

* 注：在睡眠模式下，只有具有唤醒功能的引脚和复位才能将系统唤醒进入高速模式。

- 例：高速模式切换到低速模式。

B0BSET	FCLKMD	; CLKMD = 1, 系统进入低速模式。
B0BSET	FSTPHX	; 停止外部高速振荡器。

- 例：系统由低速模式切换到普通模式（外部高速振荡器仍然正常工作）。

B0BCLR	FCLKMD
--------	--------

- 例：系统由低速模式切换到普通模式（外部高速振荡器停止工作）。

外部高速时钟停止工作，系统欲返回普通模式，须延迟至少 10ms 的时间等待外部时钟稳定。

B0BCLR	FSTPHX	; 开启外部高速振荡器。	
MOV	A, #20	; 内部 RC=24KHz (典型值) 延迟。	
B0MOV	Z, A		
@@:	DECMS	Z	; 0.33ms X 30≈10ms 等待外部时钟稳定。
JMP	@B		
;			
B0BCLR	FCLKMD	; 系统返回到普通模式。	

- 例：系统由普通/低速模式切换到绿色模式。

B0BSET	FCPUM1
--------	--------

* 注：绿色模式下如果禁止 T0 的唤醒功能，则只有具有唤醒功能的引脚和复位引脚可以将系统唤醒（具有唤醒功能的引脚将系统返回到上一个工作模式，复位引脚将系统返回到普通模式）。

- 例：系统由普通/低速模式切换到绿色模式，并使能 T0 的唤醒功能。

; 设置 T0 的唤醒功能。

B0BCLR	FT0IEN	; 禁止 T0 中断。
B0BCLR	FT0ENB	; 禁止 T0 定时器。
MOV	A,#20H	;
B0MOV	T0M,A	; 设置 T0 时钟 = Fcpu / 64。
MOV	A,#74H	
B0MOV	T0C,A	; 设置 T0C 初始值 = 74H (设置 T0 的中断间隔时间为 10ms)。
B0BCLR	FT0IEN	; 禁止 T0 的中断请求。
B0BCLR	FT0IRQ	; 清 T0 的中断请求。
B0BSET	FT0ENB	; 使能 T0 定时器。

; 进入绿色模式。

B0BCLR	FCPUM0	; 设置 CPUMx = 10。
B0BSET	FCPUM1	

* 注：开启绿色模式下 T0 的唤醒功能，具有唤醒功能的引脚和 T0 都可将系统唤醒。T0 的唤醒时间由程序控制。

5.3 系统唤醒

5.3.1 概述

睡眠模式或绿色模式下，系统并不执行程序。唤醒触发信号可以将系统唤醒进入普通模式或低速模式。唤醒触发信号来自外部触发（P0、P1 的电平变化）、内部触发（T0 定时器溢出）和 USB 总线触发。

- 从睡眠模式唤醒后只能进入普通模式，且将其唤醒的触发只能是外部触发信号（P0、P1 电平变化）和 USB 触发信号。
- 系统由绿色模式唤醒返回到上一个工作模式（普通模式或低速模式），可以是外部触发信号（P0、P1 电平变化）、内部触发信号（T0 溢出）和 USB 总线触发信号。

5.3.2 唤醒时间

系统进入睡眠模式后，高速时钟振荡器停止运行。把系统从睡眠模式唤醒时，单片机需要等待 4 个内部 6MHz 的时钟周期或 2048 个外部 6MHz 时钟周期的时间等待中断电路稳定工作，等待的这一段时间就称为唤醒时间。唤醒时间结束后，系统进入普通模式。

* 注：从绿色模式下唤醒系统不需要唤醒时间，因为系统时钟在绿色模式下仍然正常工作。

唤醒时间的计算如下：

“6M_X’tal” 模式：

$$\text{唤醒时间} = 1/\text{Fosc} * 2048 \text{ (sec)} + \text{高速时钟起振时间}$$

* 注：高速时钟的启动时间决定于 VDD 和振荡器的类型。

> 例：在 6M_X’tal 和睡眠模式下，系统被唤醒进入普通模式。唤醒时间的计算如下：


$$\text{唤醒时间} = 1/\text{Fosc} * 2048 = 0.341\text{ms} (\text{Fosc} = 6\text{MHz})$$

$$\text{总的唤醒时间} = 0.341 \text{ ms} + \text{内部高速 RC 振荡器启动时间}$$

6 中断

6.1 概述

SN8F2270B 提供 7 个中断源：5 个内部中断（T0/TC0/USB/SIO/唤醒中断）和 2 个外部中断（INT0/INT1）。外部中断可以将系统从睡眠模式中唤醒进入高速普通模式。一旦程序进入中断，寄存器 STKP 的位 GIE 将被硬件自动清零以避免再次响应其它中断。系统退出中断后，即执行完 RETI 指令后，硬件自动将 GIE 置“1”，以响应下一个中断。中断请求存放在寄存器 INTRQ 中。



* 注：程序响应中断时，位 GIE 必须处于有效状态。

6.2 中断使能寄存器 INTEN

中断请求控制寄存器 INTEN 包括所有中断的使能控制位，即 INTEN 有效位中的每一位均控制单片机相应资源的中断功能。某一位被置为“1”，则使能该位的中断功能。一旦产生中断，堆栈加 1，程序转至中断向量处（0008H）。程序运行到指令 RETI 时，中断结束，系统退出中断服务。

0C9H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTEN		USBIEN	TC0IEN	T0IEN	SIOIEN	WAKEIEN	P01IEN	P00IEN
读/写		R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后		0	0	0	0	0	0	0

Bit 0 **P00IEN:** INT0 中断控制位。

- 0 = 禁止 INT0 中断；
- 1 = 使能 INT0 中断。

Bit 1 **P01IEN:** INT1 中断控制位。

- 0 = 禁止 INT1 中断；
- 1 = 使能 INT1 中断。

Bit 2 **WAKEIEN:** P0&P1 唤醒中断控制位。

- 0 = 禁止唤醒中断；
- 1 = 使能唤醒中断。

Bit 3 **SIOIEN:** SIO 中断控制位。

- 0 = 禁止 SIO 中断；
- 1 = 使能 SIO 中断。

Bit 4 **T0IEN:** T0 中断控制位。

- 0 = 禁止 T0 中断；
- 1 = 使能 T0 中断。

Bit 5 **TC0IEN:** TC0 中断控制位。

- 0 = 禁止 TC0 中断；
- 1 = 使能 TC0 中断。

Bit 6 **USBIEN:** USB 中断控制位。

- 0 = 禁止 USB 中断；
- 1 = 使能 USB 中断。

6.3 中断请求寄存器 INTRQ

中断请求寄存器 INTRQ 中存放各中断请求标志。一旦有中断请求发生，则 INTRQ 中对应位将被置“1”，该请求被响应后，程序应将该标志位清零。根据 INTRQ 的状态，程序判断是否有中断发生，并执行相应的中断服务。

0C8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTRQ		USBIRQ	TC0IRQ	T0IRQ	SIOIRQ	WAKEIRQ	P01IRQ	P00IRQ
读/写		R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后		0	0	0	0	0	0	0

Bit 0 **P00IRQ:** INT0 中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

Bit 1 **P01IRQ:** INT1 中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

Bit 2 **WAKEIRQ:** P0 & P1 唤醒中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

Bit 3 **SIOIRQ:** SIO 中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

Bit 4 **T0IRQ:** T0 中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

Bit 5 **TC0IRQ:** TC0 中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

Bit 6 **USBIRQ:** USB 中断请求标志位。

- 0 = 无中断请求；
- 1 = 请求中断。

6.4 全局中断控制寄存器 GIE

只有当全局中断控制寄存器 GIE 置“1”的时候程序才能响应中断请求。一旦有中断发生，程序计数器（PC）指向中断向量地址（ORG8），堆栈层数加1。

0DFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
STKP	GIE	-	-	-	-	STKPB2	STKPB1	STKPB0
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位后	0	-	-	-	-	1	1	1

Bit 7 **GIE:** 全局中断控制位。

0 = 禁止全局中断；

1 = 使能全局中断。

➤ 例：设置全局中断控制位（GIE）。

B0BSET FGIE ; 使能 GIE。

* 注：在所有中断中，GIE 都必须处于使能状态。

6.5 PUSH, POP

有中断请求发生并被响应后，程序转至 0008H 执行中断子程序。响应中断之前，必须保存 ACC、PFLAG 的内容。芯片提供 PUSH 和 POP 指令进行入栈保存和出栈恢复，从而避免中断结束后可能的程序运行错误。

* 注：“PUSH”、“POP”指令仅对 ACC 和 PFLAG 作中断保护，而不包括 NT0 和 NPD。PUSH/POP 缓存器是唯一的且仅有一层。

➤ 例：对 ACC 和 PAFLG 进行入栈保护。

```

ORG      0
JMP      START

ORG      8H
JMP      INT_SERVICE

ORG      10H
START:
...
INT_SERVICE:
PUSH          ; 保存 ACC 和 PFLAG.
...
...
POP           ; 恢复 ACC 和 PFLAG.
RETI          ; 退出中断。
...
ENDP

```

6.6 INT0 (P0.0) & INT1 (P0.1) 中断

INT0/INT1 被触发，则无论 P00IEN/P01IEN 处于何种状态，P00IRQ/P01IRQ 都会被置“1”。如果 P00IRQ/P01IRQ=1 且 P00IEN/P01IEN=1，系统响应该中断；如果 P00IRQ/P01IRQ=1 而 P00IEN/P01IEN=0，系统并不会执行中断服务。在处理多中断时尤其需要注意。

如果中断的触发方向和唤醒功能的出发方向是一样的，则在系统由 P0.0 从睡眠模式和绿色模式唤醒时，INT0/INT1 的中断请求（INT0IRQ/INT1IRQ）就会被锁定。系统会在唤醒后马上进入中断向量地址执行中断服务程序。

- * 注：INT0 的中断请求被 P0.0 的唤醒触发功能锁定。
- * 注：INT1 的中断请求被 P0.1 的唤醒触发功能锁定。

- * 注：P0.0/P0.1 的中断触发边沿由 PEDGE 控制。

0BFH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PEDGE					P01G1	P01G0	P00G1	P00G0
读/写					R/W	R/W	R/W	R/W
复位后					1	0	1	0

Bit[1:0] **P00G[1:0]**: P0.0 中断触发控制位。

- 00 = 保留；
- 01 = 上升沿触发；
- 10 = 下降沿触发；
- 11 = 上升/下降沿触发（电平变换触发）。

Bit[3:2] **P01G[1:0]**: P0.1 中断触发控制位。

- 00 = 保留；
- 01 = 上升沿触发；
- 10 = 下降沿触发；
- 11 = 上升/下降沿触发（电平变换触发）。

➤ 例：INT0 中断请求设置，电平触发。

```
MOV      A, #03H
B0MOV    PEDGE, A          ; 设置 INT0 为电平触发。
B0BCLR   FP00IRQ           ; 清 INT0 中断请求标志。
B0BSET   FP00IEN           ; 允许 INT0 中断。
B0BSET   FGIE              ; 使能 GIE。
```

➤ 例：INT0 中断。

```
ORG      8H
JMP     INT_SERVICE        ;
INT_SERVICE:
...                                ; ACC 和 PFLAG 入栈保护。
```

```
B0BTS1   FP00IRQ           ; 检查是否有 P00 中断请求标志。
JMP      EXIT_INT          ; P00IRQ = 0, 退出中断。
```

```
B0BCLR   FP00IRQ           ; 清 P00IRQ。
...                                ; INT0 中断服务程序。
...                                ; ACC 和 PFLAG 出栈恢复。
```

```
RETI                ; 退出中断。
```

6.7 T0 中断

T0C 溢出时，无论 T0IEN 处于何种状态，T0IRQ 都会置“1”。若 T0IEN 和 T0IRQ 都置“1”，系统就会响应 T0 中断；若 T0IEN = 0，则无论 T0IRQ 是否置“1”，系统都不会响应 T0 中断。尤其需要注意多种中断下的情形。

➤ 例：设置 T0 中断。

B0BCLR	FT0IEN	; 禁止 T0 中断。
B0BCLR	FT0ENB	; 关闭 T0 定时器。
MOV	A, #20H	;
B0MOV	T0M, A	; 设置 T0 时钟= Fcpu / 64。
MOV	A, #74H	; 初始化 T0C = 74H。
B0MOV	T0C, A	; 设置 T0 间隔时间= 10 ms。
B0BCLR	FT0IRQ	; T0IRQ 清零。
B0BSET	FT0IEN	; 使能 T0 中断。
B0BSET	FT0ENB	; 开启定时器 T0。
B0BSET	FGIE	; 使能 GIE。

➤ 例：T0 中断服务程序。

ORG	8H	
JMP	INT_SERVICE	
INT_SERVICE:		
...		; 保存 ACC 和 PFLAG。
B0BTS1	FT0IRQ	; 检查是否有 T0 中断请求标志。
JMP	EXIT_INT	; T0IRQ = 0, 退出中断。
B0BCLR	FT0IRQ	; 清 T0IRQ。
MOV	A, #74H	
B0MOV	T0C, A	;
...		
...		
EXIT_INT:		
...		; 恢复 ACC 和 PFLAG。
RETI		; 退出中断。

6.8 TC0 中断

TC0C 溢出时，无论 TC0IEN 处于何种状态，TC0IRQ 都会置“1”。若 TC0IEN 和 TC0IRQ 都置“1”，系统就会响应 TC0 中断；若 TC0IEN = 0，则无论 TC0IRQ 是否置“1”，系统都不会响应 TC0 中断。尤其需要注意多种中断下的情形。

➤ 例：设置 **TC0** 中断。

B0BCLR	FTC0IEN	; 禁止 TC0 中断。
B0BCLR	FTC0ENB	; 关闭 TC0 定时器。
MOV	A, #20H	;
B0MOV	TC0M, A	; 设置 TC0 时钟= Fcpu / 64。
MOV	A, #74H	; 设置 TC0C 的初始值为 74H。
B0MOV	TC0C, A	; 设置 TC0 的间隔时间为 10ms。
B0BCLR	FTC0IRQ	; 清 TC0IRQ。
B0BSET	FTC0IEN	; 使能 TC0 中断。
B0BSET	FTC0ENB	; 开启 TC0 定时器。
B0BSET	FGIE	; 使能 GIE。

➤ 例：**TC0** 中断。

ORG	8	; 中断向量。
JMP	INT_SERVICE	
INT_SERVICE:		
...	; 保存 ACC 和 PFLAG。	
B0BTS1	FTC0IRQ	; 检查是否有 TC0 中断请求。
JMP	EXIT_INT	; TC0IRQ = 0，退出中断。
B0BCLR	FTC0IRQ	; 清 TC0IRQ。
MOV	A, #74H	
B0MOV	TC0C, A	; 初始化 TC0C。
...	; TC0 中断程序。	
EXIT_INT:		
...	; 恢复 ACC 和 PFLAG。	
RETI	; 退出中断。	

6.9 USB 中断

USB 处理完成后，无论 USBIEN 处于何种状态，USBIRQ 都会置“1”。若 USBIEN 和 USBIRQ 都置“1”，系统就会响应 USB 中断；若 USBIEN = 0，则无论 USBIRQ 是否置“1”，系统都不会响应 USB 中断。尤其需要注意多种中断下的情形。

➤ 例：设置 USB 中断。

B0BCLR	FUSBIEN	; 禁止 USB 中断。
B0BCLR	FUSBIRQ	; 清 USB 中断请求标志。
B0BSET	FUSBIEN	; 使能 USB 中断。
...		; 初始化 USB。
...		; USB 操作。
B0BSET	FGIE	; 使能 GIE。

➤ 例：USB 中断。

ORG	8	; 中断向量。
JMP	INT_SERVICE	
INT_SERVICE:		
PUSH		; 保存 ACC 和 PFLAG。
B0BTS1	FUSBIRQ	; 检查是否有 USB 中断请求。
JMP	EXIT_INT	; USBIRQ = 0, 退出中断。
B0BCLR	FUSBIRQ	; 清 USBIRQ。
...		; USB 中断。
...		
EXIT_INT:		
POP		; 恢复 ACC 和 PFLAG。
RETI		; 退出中断。

6.10 WAKE 中断

P1/P0 将系统从睡眠模式唤醒后，无论 WAKEIEN 处于何种状态，WAKEIRQ 都会置“1”。若 WAKEIEN 和 WAKEIRQ 都置“1”，系统就会响应 WAKE 中断；若 WAKEIEN = 0，则无论 WAKEIRQ 是否置“1”，系统都不会响应 WAKE 中断。尤其需要注意多种中断下的情形。

➤ 例：设置 WAKE 中断。

B0BCLR	FWAKEIEN	; 禁止 WAKE 中断。
B0BCLR	FWAKEIRQ	; 清 WAKE 中断请求标志。
B0BSET	FWAKEIEN	; 使能 WAKE 中断。
...		; 初始化 WAKEUP 引脚。
...		; WAKEUP 操作。
B0BSET	FGIE	; 使能 GIE。

➤ 例：WAKE 中断。

ORG	8	; 中断向量。
JMP	INT_SERVICE	
INT_SERVICE:		
PUSH		; 保存 ACC 和 PFLAG。
B0BTS1	FWAKEIRQ	; 检查是否有 WAKE 中断请求。
JMP	EXIT_INT	; WAKEIRQ = 0，退出中断。
B0BCLR	FWAKEIRQ	; 清 WAKEIRQ。
...		; WAKE 中断程序。
...		
EXIT_INT:		
POP		; 恢复 ACC 和 PFLAG。
RETI		; 退出中断。

6.11 SIO 中断

SIO 成功传送后，无论 SIOIEN 处于何种状态，SIOIRQ 都会置“1”。若 SIOIEN 和 SIOIRQ 都置“1”，系统就会响应 SIO 中断；若 SIOIEN = 0，则无论 SIOIRQ 是否置“1”，系统都不会响应 SIO 中断。尤其需要注意多种中断下的情形。

➤ 例：设置 SIO 中断。

B0BSET	FSIOIEN	; 使能 SIO 中断。
B0BCLR	FSIOIRQ	; 清 SIO 中断请求标志。
B0BSET	FGIE	; 使能 GIE。

➤ 例：SIO 中断，

ORG	8	; 中断向量。
JMP	INT_SERVICE	
INT_SERVICE:	...	; 保存 ACC 和 PFLAG。
B0BTS1	FSIOIRQ	; 检查是否有 SIO 中断请求。
JMP	EXIT_INT	; SIOIRQ = 0, 退出中断。
B0BCLR	FSIOIRQ	; 清 SIOIRQ。
...		; SIO 中断程序。
EXIT_INT:	...	; 恢复 ACC 和 PFLAG。
RETI		; 退出中断。

6.12 多中断操作

在同一时刻，系统中可能出现多个中断请求。处理这种多中断情况时，必须预先对各中断请求设置不同的优先级别。中断请求标志 IRQ 由中断事件触发，当 IRQ 处于有效值“1”时，系统并不一定会响应该中断。各中断触发事件列表如下：

中断名称	触发说明
P00IRQ	P0.0 触发，由 PEDGE 控制。
T0IRQ	T0C 溢出。
USBIRQ	USB 处理完成。
WAEKIRQ	I/O P1&P0 唤醒系统。
SIOIRQ	SIO 处理完成。

多个中断同时发生时，需要注意的是：首先，必须预先设定好各中断的优先级。其次，利用 IEN 和 IRQ 控制系统是否响应该中断。在程序中，必须对中断控制位和中断请求标志进行检测。

➤ 例：多中断操作。

```

ORG      8           ; 中断向量。
JMP      INT_SERVICE

INT_SERVICE:
    ...
    ; 保存 ACC 和 PFLAG.

INTP00CHK:
    B0BTS1   FP00IEN    ; 检查是否有 INT0 中断请求。
    JMP      INTT0CHK   ; 检查是否使能 INT0 中断。
    B0BTS0   FP00IRQ    ; 跳转到下一个中断。
    JMP      INTP00     ; 检查是否有 INT0 中断请求。
    B0BTS0   INTP00     ; 进入 INT0 中断。
    ; 检查是否有 T0 中断请求。
    B0BTS1   FT0IEN    ; 检查是否使能 T0 中断。
    JMP      INTUSBCHK ; 跳转到下一个中断。
    B0BTS0   FT0IRQ    ; 检查是否有 T0 中断请求。
    JMP      INTT0     ; 进入 T0 中断。
    ; 检查是否有 USB 中断请求。
    B0BTS1   FUSBIEN   ; 检查是否使能 USB 中断。
    JMP      INTWAKECHK; 跳转到下一个中断。
    B0BTS0   FUSBIRQ   ; 检查是否有 USB 中断请求。
    JMP      INTUSB    ; 进入 USB 中断。
    ; 检查是否有 WAKE 中断请求。
    B0BTS1   FWAKEIEN  ; 检查是否使能 WAKE 中断。
    JMP      INTSIOCHK ; 跳转到下一个中断。
    B0BTS0   FWAKEIRQ  ; 检查是否有 WAKE 中断请求。
    JMP      INTWAKEUP ; 进入 WAKEUP 中断。
    ; 检查是否有 SIO 中断请求。
    B0BTS1   FSIOIEN   ; 检查是否使能 SIO 中断。
    JMP      INT_EXIT   ; 跳转到下一个中断。
    B0BTS0   FSIOIRQ   ; 检查是否有 SIO 中断请求。
    JMP      INTSIO    ; 进入 SIO 中断。
    ; 恢复 ACC 和 PFLAG.

INT_EXIT:
    ...
    ; 退出中断。

RETI

```

7 I/O 口

7.1 I/O 口模式

寄存器 PnM 的设置决定各 I/O 口的数据传送方向，所有的 I/O 口必须设置相应的输入、输出方向。

0B8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0M	-	-	-	-	-	P02M	P01M	P00M
读/写	-	-	-	-	-	R/W	R/W	R/W
复位后	-	-	-	-	-	0	0	0

0C1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1M	-	P16M	P15M	P14M	P13M	P12M	P11M	P10M
读/写	-	R/W						
复位后	-	0	0	0	0	0	0	0

0C5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P5M	-	-	-	-	P53M	P52M	P51M	P50M
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位后	-	-	-	-	0	0	0	0

Bit[7:0] **PnM[7:0]**: Pn 模式控制位 (n = 0~5)。

0 = 输入模式；

1 = 输出模式。

* 注：可通过位控制指令 B0BSET、B0BCLR 设置模式寄存器。

➤ 例：I/O 模式设置。

CLR P0M ; 设置为输入模式。

CLR P1M

CLR P5M

MOV A, #0FFH ; 设置为输出模式。

B0MOV P0M, A

B0MOV P1M, A

B0MOV P5M, A

B0BCLR P1M.2 ; 设置为输入模式。

B0BSET P1M.2 ; 设置为输出模式。

7.2 I/O 口上拉电阻寄存器

0E0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0UR	-	-	-	-	-	P02R	P01R	P00R
读/写	-	-	-	-	-	W	W	W
复位后	-	-	-	-	-	0	0	0

0E1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1UR	-	P16R	P15R	P16R	P13R	P12R	P11R	P10R
读/写	-	W	W	W	W	W	W	W
复位后	-	0	0	0	0	0	0	0

0E5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P5UR	-	-	-	-	P53R	P52R	P51R	P50R
读/写	-	-	-	-	W	W	W	W
复位后	-	-	-	-	0	0	0	0

➤ 例：I/O 口上拉电阻。

```

MOV      A, #0FFH      ; 使能 P0、P1 和 P5 的上拉电阻。
B0MOV   P0UR, A       ;
B0MOV   P1UR, A       ;
B0MOV   P5UR, A       ;

```

7.3 I/O 口数据寄存器

0D0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P0	-	-	-	-	P03	P02	P01	P00
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位后	-	-	-	-	0	0	0	0

0D1H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1	-	P16	P15	P14	P13	P12	P11	P10
读/写	-	R/W						
复位后	-	0	0	0	0	0	0	0

0D5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P5	-	-	-	-	P53	P52	P51	P50
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位后	-	-	-	-	0	0	0	0

* 注：当由编译选项使能外部复位时，P1.6 保持为 1。

➤ 例：读取输入口的数据。

```
B0MOV    A, P0      ; 读取 P0 口的数据。
B0MOV    A, P1      ; 读取 P1 口的数据。
B0MOV    A, P5      ; 读取 P5 口的数据。
```

➤ 例：写入数据到输出口。

```
MOV      A, #0FFH   ; 写入数据 OFFH 到 P0、P1 和 P5。
B0MOV    P0, A
B0MOV    P1, A
B0MOV    P5, A
```

➤ 例：写入 1 位数据到输出口。

```
B0BSET   P1.3      ; 设置 P1.3 和 P5.3 为 1。
B0BSET   P5.3

B0BCLR   P1.3      ; 清 P1.3 和 P5.3。
B0BCLR   P5.3
```

7.4 P1 唤醒功能控制寄存器

0C0H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P1W		P16W	P15W	P14W	P13W	P12W	P11W	P10W
读/写		R/W						
复位后		0	0	0	0	0	0	0

Bit [7:0] **P1nW**: P1 唤醒功能控制位。

- 0 = 禁止唤醒功能；
- 1 = 使能唤醒功能。

8 定时器

8.1 看门狗定时器

看门狗定时器 WDT 是一个 4 位二进制计数器，用于监控程序的正常执行。如果由于干扰，程序进入了未知状态，看门狗定时器溢出，系统复位。看门狗的工作模式由编译选项控制，其时钟源由内部低速振荡器（24KHz）提供。

看门狗溢出时间 = 8192 / 内部低速振荡器周期 (s)

VDD	内部低速 RC 频率	看门狗溢出时间
5V	24KHz	341ms

* 注：如果看门狗被置为“Always_On”模式，那么看门狗在睡眠模式和绿色模式下仍然运行。

看门狗由 WDTR 寄存器清零，写入 5AH 到 WDTR 寄存器就可以将看门狗定时器清零。

OCCH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WDTR	WDTR7	WDTR6	WDTR5	WDTR4	WDTR3	WDTR2	WDTR1	WDTR0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

> 例：如下是对看门狗定时器的操作，在主程序开头对看门狗清零。

Main:

```

MOV      A,#5AH      ; 看门狗定时器清零。
B0MOV    WDTR,A
...
CALL    SUB1
CALL    SUB2
...
...
JMP     MAIN

```

看门狗定时器应用注意事项如下：

- 对看门狗清零之前，检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性；
- 不能在中断中对看门狗清零，否则无法侦测到主程序跑飞的状况；
- 程序中应该只在主程序中有一次清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

> 例：如下是对看门狗定时器的操作，在主程序开头对看门狗清零。

Main:

```

...          ; 检测 I/O 口的状态。
...          ; 检测 RAM 的内容。
Err:      JMP $      ; I/O 或 RAM 出错，不清看门狗等看门狗计时溢出。

```

Correct:

; I/O 和 RAM 正常，看门狗清零。

```

MOV      A,#5AH      ; 在整个程序中只有一处地方清看门狗。
B0MOV    WDTR,A
CALL    SUB1
CALL    SUB2
...
...
JMP     MAIN


```

8.2 定时器 T0

8.2.1 概述

8位二进制定时/计数器 T0 溢出（从 0FFH 到 00H）时，T0 继续计数并给出一个溢出信号触发 T0 中断请求。定时器 T0 的主要用途如下：

- ☞ **8位可编程计数定时器：**根据选择的时钟频率周期性的产生中断请求；
- ☞ **绿色模式唤醒功能：** T0ENB = 1 时，T0 的溢出信号将系统从绿色模式下唤醒。



8.2.2 模式寄存器 TOM

0D8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TOM	T0ENB	T0rate2	T0rate1	T0rate0	-	-	-	
读/写	R/W	R/W	R/W	R/W	-	-	-	
复位后	0	0	0	0	-	-	-	

Bit [6:4] **T0RATE[2:0]**: T0 内部时钟选择位。

000 = fcpu/256;

001 = fcpu/128;

... ;

110 = fcpu/4;

111 = fcpu/2。

Bit 7 **T0ENB**: T0 计数控制位。

0 = 关闭 T0;

1 = 开启 T0。

8.2.3 计数寄存器 T0C

8 位二进制计数器 T0C 控制 T0 的间隔时间。

0D9H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T0C	T0C7	T0C6	T0C5	T0C4	T0C3	T0C2	T0C1	T0C0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

T0C 初始值的计算方法如下：

$$\boxed{T0C \text{ 初始值} = 256 - (T0 \text{ 中断间隔时间} * \text{输入时钟})}$$

➤ 例：T0 的中断间隔时间为 1ms，高速时钟为内部 12MHz，Fc_{pu} = Fosc/2，T0RATE = 010 (Fc_{pu}/64)。

$$\begin{aligned} T0C \text{ 初始值} &= 256 - (T0 \text{ 中断间隔时间} * \text{输入时钟}) \\ &= 256 - (1\text{ms} * 6\text{MHz} / 1 / 64) \\ &= 256 - (10^{-3} * 6 * 10^6 / 1 / 64) \\ &= 162 \\ &= A2H \end{aligned}$$

T0 间隔时间表

T0RATE	T0CLOCK	高速模式 (Fc _{pu} = 6MHz)	
		最大间隔溢出时间	单步间隔时间 = max/256
000	Fcp _u /256	10.923 ms	42.67 us
001	Fcp _u /128	5.461 ms	21.33 us
010	Fcp _u /64	2.731 ms	10.67 us
011	Fcp _u /32	1.365 ms	5.33 us
100	Fcp _u /16	0.683 ms	2.67 us
101	Fcp _u /8	0.341 ms	1.33 us
110	Fcp _u /4	0.171 ms	0.67 us
111	Fcp _u /2	0.085 ms	0.33 us

8.2.4 定时器 T0 的操作流程

定时器 T0 的操作流程如下：

➤ T0 停止计数，禁止 T0 中断，清 T0 中断请求标志。

B0BCLR	FT0ENB	; T0 停止计数。
B0BCLR	FT0IEN	; 禁止 T0 中断。
B0BCLR	FT0IRQ	; 清 T0 中断请求标志。

➤ 设置 T0 速率。

MOV	A, #0xxxx0000b	; T0M 的 bit4~bit6 位控制 T0 的速率， ; 范围为 x000xxxxB~x111xxxxB。
B0MOV	T0M,A	; 禁止 T0 定时器。

➤ 设置 T0 中断间隔时间。

MOV	A, #7FH	
B0MOV	T0C,A	; 设置 T0C 的值。

➤ 设置 T0 定时器的功能。

B0BSET	FT0IEN	; 使能 T0 中断。
--------	--------	-------------

➤ 使能定时器 T0。


B0BSET	FT0ENB	;
--------	--------	---

8.3 定时/计数器 TC0

8.3.1 概述

定时/计数器 TC0 具有双时钟源，可根据实际需要选择内部时钟或外部时钟作为计时标准。其中，内部时钟源来自 Fcpu。外部时钟源 INTO 从 P0.0 端输入（下降沿触发）。寄存器 TCOM 控制 TC0 时钟源的选择。当 TC0 从 0FFH 溢出到 00H 时，TC0 在继续计数的同时产生一个溢出信号，触发 TC0 中断请求。PWM 模式下，TC0 的溢出由 PWM 周期（由 ALOAD0 和 TC0OUT 位控制）决定。TC0 的主要功能如下：

- ☞ **8 位可编程计数定时器：**根据选择的时钟频率在特定的时间请求中断；
- ☞ **外部事件计数器：**对外部事件计数；
- ☞ **蜂鸣器输出：**
- ☞ **PWM 输出。**



8.3.2 模式寄存器 TC0M

088H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC0M	TC0ENB	TC0rate2	TC0rate1	TC0rate0	TC0CKS	ALOAD0	TC0OUT	PWM0OUT
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

Bit 0 **PWM0OUT:** PWM 输出控制位。

- 0 = 禁止 PWM 输出;
- 1 = 允许 PWM 输出, PWM 的输出占空比由 TC0OUT 和 ALOAD0 控制。

Bit 1 **TC0OUT:** TC0 溢出信号输出控制位, 仅当 PWM0OUT = 0 时有效。

- 0 = 禁止, P5.4 作为普通的 I/O 口;
- 1 = 使能, P5.4 输出 TC0OUT 信号。

Bit 2 **ALOAD0:** 自动装载控制位, 仅当 PWM0OUT = 0 时有效。

- 0 = 禁止;
- 1 = 使能。

Bit 3 **TC0CKS:** TC0 时钟信号控制位。

- 0 = 内部时钟 Fcpu;
- 1 = 外部时钟信号。

Bit [6:4] **TC0RATE[2:0]:** TC0 分频选择位。

- 000 = fcpu/256;
- 001 = fcpu/128;
- ... ;
- 110 = fcpu/4;
- 111 = fcpu/2;

Bit 7 **TC0ENB:** TC0 启动控制位。

- 0 = 关闭 TC0 定时器;
- 1 = 开启 TC0 定时器。

* 注: 若 TC0CKS=1, TC0 则用作外部事件计数器, 此时不需考虑 TC0RATE 的设置。P0.0 无中断请求 (P00IRQ=0) 。

8.3.3 计数寄存器 TC0C

8 位就是寄存器 TC0C 控制 TC0 的中断间隔时间。

089H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC0C	TC0C7	TC0C6	TC0C5	TC0C4	TC0C3	TC0C2	TC0C1	TC0C0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

TC0C 初始值的计算方法如下：

$$\boxed{\text{TC0C 初始值} = N - (\text{TC0 中断间隔时间} * \text{输入时钟})}$$

N 为 TC0 溢出的临界数值。TC0 的溢出时间和有效值参考下表：

TC0CKS	PWM0	ALOAD0	TC0OUT	N	TC0C 有效值	TC0C 有效值	备注
0	0	x	x	256	00H~0FFH	00000000b~11111111b	每计数 256 次溢出
	1	0	0	256	00H~0FFH	00000000b~11111111b	每计数 256 次溢出
	1	0	1	64	00H~3FH	xx000000b~xx111111b	每计数 64 次溢出
	1	1	0	32	00H~1FH	xxx00000b~xxx11111b	每计数 32 次溢出
	1	1	1	16	00H~0FH	xxxx0000b~xxxx1111b	每计数 16 次溢出
1	-	-	-	256	00H~0FFH	00000000b~11111111b	每计数 256 次溢出

- 例：设置 TC0 的中断间隔时间为 1ms，TC0 时钟源来自 Fcpu (TC0CKS=0)，无 PWM 输出 (PWM0=0)，高速时钟由内部 6MHz 提供，Fcpu=Fosc/1，TC0RATE=010 (Fcpu/64)。

$$\begin{aligned}
 \text{TC0C 初始值} &= N - (\text{TC0 中断间隔时间} * \text{输入时钟}) \\
 &= 256 - (1\text{ms} * 6\text{MHz} / 1 / 64) \\
 &= 256 - (10^{-3} * 6 * 10^6 / 1 / 64) \\
 &= 162 \\
 &= A2H
 \end{aligned}$$

TC0 中断间隔时间列表

TC0RATE	TC0CLOCK	高速时钟 (Fcpu = 6MHz / 1)	
		最大间隔时间	单步间隔时间 = max/256
000	Fcpu/256	10.923 ms	42.67 us
001	Fcpu/128	5.461 ms	21.33 us
010	Fcpu/64	2.731 ms	10.67 us
011	Fcpu/32	1.365 ms	5.33 us
100	Fcpu/16	0.683 ms	2.67 us
101	Fcpu/8	0.341 ms	1.33 us
110	Fcpu/4	0.171 ms	0.67 us
111	Fcpu/2	0.085 ms	0.33 us

8.3.4 自动装载寄存器 TC0R

TC0 的自动重装功能由 TC0M 的 ALOAD0 位控制。当 TC0C 溢出时，TC0R 的值自动装入 TC0C 中。这样，用户在使用的过程中就不需要在中断中复位 TC0C。

TC0 为双重缓存器结构。若程序对 TC0R 进行了修改，那么修改后的 TC0R 值首先被暂存在 TC0R 的第一个缓存器中，TC0 溢出后，TC0R 的新值就会被存入 TC0R 缓存器中，从而避免 TC0 中断时间出错以及 PWM 和蜂鸣器误动作。

* 注：在 PWM 模式下，系统自动开启重装功能，ALOAD0 用于控制溢出范围。

08AH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TC0R	TC0R7	TC0R6	TC0R5	TC0R4	TC0R3	TC0R2	TC0R1	TC0R0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

TC0R 初始值的计算方法如下：

$$\text{TC0R 初始值} = N - (\text{TC0 中断间隔时间} * \text{输入时钟})$$

N 为 TC0 溢出的临界数值。TC0 的溢出时间和有效值参考下表：


TC0CKS	PWM0	ALOAD0	TC0OUT	N	TC0C 有效值	TC0C 有效值
0	0	x	x	256	00H~0FFH	00000000b~11111111b
	1	0	0	256	00H~0FFH	00000000b~11111111b
	1	0	1	64	00H~3FH	xx000000b~xx111111b
	1	1	0	32	00H~1FH	xxx00000b~xxx11111b
	1	1	1	16	00H~0FH	xxxx0000b~xxxx1111b
	1	-	-	256	00H~0FFH	00000000b~11111111b

- 例：设置 TC0 的中断间隔时间为 1ms，TC0 时钟源来自 Fcpu (TC0CKS=0)，无 PWM 输出 (PWM0=0)，高速时钟由内部 6MHz 提供，Fcpu=Fosc/1，TC0RATE=010 (Fcpu/64)。

$$\begin{aligned}
 \text{TC0R 初始值} &= N - (\text{TC0 中断间隔时间} * \text{输入时钟}) \\
 &= 256 - (1\text{ms} * 6\text{MHz} / 1 / 64) \\
 &= 256 - (10^{-3} * 6 * 10^6 / 1 / 64) \\
 &= 162 \\
 &= A2H
 \end{aligned}$$

8.3.5 TC0 时钟频率输出 (Buzzer 输出)

对 TC0 时钟频率进行适当设置可得到特定频率的蜂鸣器输出 (TC0OUT)，并通过引脚 P5.4 输出。单片机内部设置 TC0 的溢出频率经过 2 分频后作为 TC0OUT 的频率，即 TC0 每溢出 2 次 TC0OUT 输出一个完整的脉冲，此时，P5.4 的 I/O 功能自动被禁止。TC0OUT 输出波形如下：



若外部高速时钟选择 4MHz，系统时钟源采用外部时钟 $F_{osc}/4$ ，程序中设置 $TC0RATE2 \sim TC0RATE1 = 110$ ， $TC0C = TC0R = 131$ ，则 TC0 的溢出频率为 2KHz，TC0OUT 的输出频率为 1KHz。下面给出范例程序。

➤ 例：设置 TC0OUT (P5.4)。

```

MOV      A,#01100000B
B0MOV   TC0M,A          ; TC0 速率 = Fcpu/4。
MOV      A,#131           ; 自动装载参考值设置。
B0MOV   TC0C,A
B0MOV   TC0R,A
B0BSET  FTC0OUT          ; TC0 的输出信号由 P5.4 输出，禁止 P5.4 的普通 I/O 功能。
B0BSET  FALOAD0          ; 允许 TC0 自动重装功能。
B0BSET  FTC0ENB          ; 开启 TC0 定时器。

```

* 注：蜂鸣器的输出有效时，“PWM0OUT”必须被置为“0”。

8.3.6 TC0 操作流程

TC0 定时器可用于定时器中断、事件计数、TC0OUT 和 PWM。下面分别举例说明。

☞ 停止 TC0 计数，禁止 TC0 中断，并清 TC0 中断请求标志。

B0BCLR	FTC0ENB	; 停止 TC0 计数、TC0OUT 和 PWM。
B0BCLR	FTC0IEN	; 禁止 TC0 中断。
B0BCLR	FTC0IRQ	; 清 TC0 中断请求标志。

☞ 设置 TC0 的速率 (不包含事件计数模式)。

MOV	A, #0xxx0000b	; TC0M 的 bit4~bit6 控制 TC0 的速率为 x000xxxxb~x111xxxxb。
B0MOV	TC0M,A	; 禁止 TC0 中断。

☞ 设置 TC0 的时钟源。

; 选择 TC0 内部/外部时钟源。

B0BCLR	FTC0CKS	; 内部时钟。
或		
B0BSET	FTC0CKS	; 外部时钟。

☞ 设置 TC0 的自动装载模式。

B0BCLR	FALOAD0	; 禁止 TC0 自动装载功能。
或		
B0BSET	FALOAD0	; 使能 TC0 自动装载功能。

☞ 设置 TC0 中断间隔时间，TC0OUT (Buzzer) 频率或 PWM 占空比。

; 设置 TC0 中断间隔时间，TC0OUT (Buzzer) 频率或 PWM 占空比。

MOV	A,#7FH	; TC0 的模式决定 TC0C 和 TC0R 的值。
B0MOV	TC0C,A	; 设置 TC0C 的值。
B0MOV	TC0R,A	; 在自动装载模式或 PWM 模式下设置 TC0R 的值。

; PWM 模式下设置 PWM 的周期。

B0BCLR	FALOAD0	; ALOAD0, TC0OUT = 00, PWM 周期 = 0~255。
B0BCLR	FTC0OUT	
或		
B0BCLR	FALOAD0	; ALOAD0, TC0OUT = 01, PWM 周期 = 0~63。
B0BSET	FTC0OUT	
或		
B0BSET	FALOAD0	; ALOAD0, TC0OUT = 10, PWM 周期 = 0~31。
B0BCLR	FTC0OUT	
或		
B0BSET	FALOAD0	; ALOAD0, TC0OUT = 11, PWM 周期 = 0~15。
B0BSET	FTC0OUT	

☞ 设置 TC0 的模式。

B0BSET	FTC0IEN	; 使能 TC0 中断。
或		
B0BSET	FTC0OUT	; 使能 TC0OUT (Buzzer) 功能。
或		
B0BSET	FPWM0OUT	; 使能 PWM。

☞ 开启 TC0 定时器。

B0BSET	FTC0ENB	
--------	---------	--

8.4 PWM0

8.4.1 概述


PWM 信号输出到 PWM0OUT (P5.4 引脚)，位 TC0OUT 和 ALOAD0 控制 PWM 输出的阶数 (256、64、32 和 16)。8 位计数器 TC0C 计数过程中不断与 TC0R 相比较，当 TC0C 计数到两者相等时，PWM 输出低电平，当 TC0C 再次从零开始计数时，PWM 被强制输出高电平。PWM0 输出占空比 = TC0R/计数量程 (计数量程 = 256、64、32 或 16)。

参考寄存器保持输入 00H 可使 PWM 的输出长时间维持在低电平，通过修改 TC0R 可改变 PWM 输出占空比。

* 注：TC0 为双重缓存器结构，通过调整 TC0R 的值可以改变 PWM 的占空比，在 PWM 输出的波形中不会出现错误的信号。用户可以随时改变 TC0R 的值，在 TC0 溢出时，新的修改值才会存入 TC0R 寄存器。


ALOAD0	TC0OUT	PWM 占空比范围	TC0C 有效值	TC0R 有效值	MAX. PWM 输出频率 (Fcpu = 6MHz)	注释
0	0	0/256~255/256	00H~0FFH	00H~0FFH	11.719K	每计数 256 次溢出
0	1	0/64~63/64	00H~3FH	00H~3FH	46.875K	每计数 64 次溢出
1	0	0/32~31/32	00H~1FH	00H~1FH	93.75K	每计数 32 次溢出
1	1	0/16~15/16	00H~0FH	00H~0FH	187.5K	每计数 16 次溢出

PWM 的输出占空比随 TC0R 的变化而变化: 0/256~255/256




8.4.2 TCxIRQ 和 PWM 占空比

在 PWM 模式下，TC0IRQ 的频率与 PWM 的占空比有关，具体情况如下图所示：




8.4.3 PWM 输出占空比与 TC0R 值的变化

在 PWM 模式下，系统随时比较 TC0C 和 TC0R 的异同。若 $TC0C < TC0R$ ，PWM 输出高电平，反之则输出低电平。当 TC0C 发生改变的时候，PWM 将在下一周期改变输出占空比。如果 TC0R 保持恒定，那么 PWM 输出波形也保持稳定。



上图所示是 $TC0R$ 恒定时的波形。每当 $TC0C$ 溢出时， PWM 都输出高电平， $TC0C \geq TC0R$ 时， PWM 即输出低电平。下面所示是 $TC0R$ 发生变化时对应的波形图：



在 period 2 和 period 4 中，显示新的占空比（ $TC0R$ ），但 PWM 在 period 2 和 period 4 的占空比要在下一个 period 才会改变。这时，系统可以使 PWM 变化或者在同一个周期内 H/L 改变两次，这样系统可以预防未知的的系统错误。

8.4.4 PWM 编程举例

例：PWM0 输出设置。时钟频率为内部 6MHz， $F_{cpu} = F_{osc}/1$ ，PWM 输出占空比为 30/256，PWM 输出频率约为 6KHz，PWM 时钟源来自外部振荡时钟。TC0 速率 = $F_{cpu}/4$ ， $TC0RATE2 \sim TC0RATE1 = 110$ 。 $TC0C = TC0R = 30$ 。

MOV	A,#01100000B	
B0MOV	TC0M,A	; 设置 TC0 速率为 $F_{cpu}/4$ 。
MOV	A,#30	
B0MOV	TC0C,A	; 设置 PWM 输出占空比为 30/256。
B0MOV	TC0R,A	
B0BCLR	FTC0OUT	
B0BCLR	FALOAD0	; 设置 PWM 输出占空比的范围为 0/256~255/256。
B0BSET	FPWM0OUT	
B0BSET	FTC0ENB	; 使能 PWM0 输出到 P5.4，同时禁止 P5.4 普通的 I/O 功能。
		; 开启 TC0 定时器。

* 注：TC0R 为只写寄存器，不能用 INCMS 和 DECMS 指令对其进行操作。

例：调整 TC0R 寄存器的值。

MOV	A, #30H	
B0MOV	TC0R, A	; 用 B0MOV 指令输入一个立即数。
INCMS	BUFO	
NOP		; 从程序定义的缓存器 BUFO 得到新的 TC0R 的值。
B0MOV	A, BUFO	
B0MOV	TC0R, A	

* 注：PWM 可以在中断模式下工作。

9 USB

9.1 概述

USB 做为 PC 与外围通信的一种接口标准，以其快速、双向、同步、低成本、热插拔等特点大大满足了 PC 平台未来发展的需要。SONiX USB 控制芯片正将诸如鼠标、摇杆，游戏垫等计算机外设的人机交互推向最优化。

USB遵循的规范：

- 遵循USB规范V2.0。
- 支持1个低速USB设备地址。
- 支持1个控制端点和2个中断端点。
- 集成USB收发器。
- 使能USB功能后，VREG将为D的1.5K上拉电阻提供3.3V电压。

9.2 USB 机构

USB 机构实现单片机与 USB 主机的通信，硬件可独立地完成如下 USB 动作：

USB 机构将完成：

- 对接收到的数据译码，对将要发送的数据编码；
- CRC 的校验和产生由硬件完成。若 CRC 错误，硬件将不给主机任何回应；
- 硬件自动更新发送数据同步校准位；
- USB 控制寄存器发送相应的 ACK/NAK/STALL 握手信号；
- 不同类型令牌包（SETUP、IN、OUT）的识别。接收到有效令牌包后，对相应寄存器的状态位置“1”；
- 将接收到的有效数据存放在相应的端点 FIFO 中；
- 填充校验位。
- 地址检查。丢掉无效地址的传输。
- 端点检查。检查到来自主机的请求后，对寄存器的相关位进行设置。

韧件完成以下功能：

- 通过接收 USB 设备请求上传相对应的列举数据；
- 填写/清空 FIFO。
- 挂起/唤醒功能。
- 设备端唤醒功能；
- USB 传输中，决定采用何种中断请求。

9.3 USB 中断

USB 功能接受 USB 主机的命令并产生相关的中断，程序计数器跳转到中断向量地址，此时要求韧件检查 USB 的状态位以了解产生的是哪一种中断。

在以下情况下会产生 USB 中断：

- 端点 0 接收到设置令牌包（token SETUP）；
- 成功完成输入事务后，设备会接收到一个 ACK 应答信号。
- 端点在 ACK OUT 模式下，接收到数据后产生中断；
- USB 主机送出 USB 挂起请求；
- USB 复位；
- USB 处理完成后端点中断；
- 使能NAK中断时NAK握手。

9.4 USB 枚举

典型的USB枚举流程如下：

1. USB主机发送Setup包后，再发送DATA包到地址0，请求设备发送设备描述符Device descriptor.
2. 芯片收到请求，从ROM表中找到设备描述符。
3. USB主机发送输入控制时序，程序找到FIFO中的设备描述符通过USB回传给主机。
4. USB主机接收到描述符后，发送SETUP包和DATA包给地址0以给设备分配新USB地址。
5. 无数据的状态控制阶段结束后，程序会将新地址存储在USB设备地址寄存器中。
6. 主机利用新的USB地址请求发送设备描述符；
7. 芯片解码得到请求命令，并从程序存储列表中找出设备描述符；
8. 主机电脑发送读取命令，芯片将设备描述符发送到USB总线上；
9. 主机发出控制读命令，请求配置和说明描述符；
10. 一旦设备接收到一个Set Configuration请求后，USB功能开始使用；
11. 程序要完成端点0~2的各交易操作。

9.5 USB 寄存器

9.5.1 USB 设备地址寄存器

USB地址寄存器（UDA）包括7位USB设备地址和1位USB功能使能位。该寄存器在复位后被清零并禁止USB功能。

090H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UDA	UDE	UDA6	UDA5	UDA4	UDA3	UDA2	UDA1	UDA0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit [6:0] **UDA [6:0]**: 在 USB 枚举过程（如 SetAddress）中，因 USB 主机分配非零地址，而使相应位被置 1。

Bit 7 **UDE: USB设备的功能使能位**。使能USB功能后，该位必须由韧件设置。

- 0 = 禁止USB功能；
- 1 = 使能USB功能。

9.5.2 USB 状态寄存器

USB 状态寄存器显示 USB 的状态。

091H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
USTATUS				BUS_RST	SUSPEND	EP0_SETUP	EP0_IN	EP0_OUT
读/写				R	R	R/W	R/W	R/W
复位后				0	0	0	0	0

Bit 0 **EP0_OUT**: 端点 0 OUT Token 接收指示位。

- 0 = 端点 0 没有接收到 OUT Token；
- 1 = 端点 0 接收到有效的 OUT Token 包，接收到最后一个 OUT 包后，该位被置 1。

Bit 1 **EP0_IN**: 端点 0 IN Token 接收指示位。

- 0 = 端点 0 没有接收到 IN Token；
- 1 = 端点 0 接收到有效的 IN Token 包，接收到最后一个 IN 包后，该位被置 1。

Bit 2 **EP0_SETUP**: 端点 0 SETUP Token 接收指示位。

- 0 = 端点 0 没有接收到 SETUP Token；
- 1 = 端点 0 接收到有效 SETUP Token 包，接收到最后一个 SETUP 包后，该位被置 1。当该位为 1 时，主机不能向 EP0 FIFO 写入任何数据。这将阻止 SIE 在韧件读到 SETUP 数据之前，再次写入 SETUP 输入事务。

Bit 3 **SUSPEND**: USB 挂起状态位。

- 0 = 非挂起状态。当单片机由 USB 将其从睡眠模式下唤醒后，该位自动设为 0；
- 1 = USB 挂起请求时由韧件设为 1。

Bit 4 **BUS_RST**: USB 复位位。

- 0 = 无 USB 复位；
- 1 = USB 请求中断时由韧件设为 1。

9.5.3 USB 数据计数寄存器

USB EP0 OUT token 数据字节计数器。

092H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EP0OUT_CNT				UEP0OC4	UEP0OC3	UEP0OC2	UEP0OC1	UEP0OC0
读/写				R/W	R/W	R/W	R/W	R/W
复位后				0	0	0	0	0

Bit [4:0] **UEP0C [4:0]**: USB 端点 0 OUT Token 数据计数器。

9.5.4 USB 使能寄存器

USB 使能寄存器控制 3.3V 电压输出, SOF 包接收中断, NAK 握手中断和 D- 内部 1.5K 上拉电阻。

093H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
USB_INT_EN	REG_EN	DN_UP_EN					EP2NAK_INT_EN	EP1NAK_INT_EN
读/写	R/W	R/W					R/W	R/W
复位后	1	0					0	0

Bit [1:0] **EPnNAK_INT_EN [1:0]:** EP1~EP3 NAK 处理中断控制位。N=1~3。

0 = 禁止 NAK 中断请求;

1 = 使能 NAK 中断请求。

Bit 6 **DN_UP_EN:** D- 内部 1.5K 上拉电阻控制位。

0 = 禁止接 1.5K 上拉电阻到 3.3V;

1 = 使能接 1.5K 上拉电阻到 3.3V。

Bit 7 **REG_EN:** 3.3V 调整仪控制位。

0 = 禁止输出 3.3V;

1 = 使能输出 3.3V。

9.5.5 USB 端点 ACK 握手标志寄存器

该寄存器显示端点 ACK 处理事务的状态。

094H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EP_ACK							EP2_ACK	EP1_ACK
读/写							R/W	R/W
复位后							0	0

Bit [2:0] **EPn_ACK [1:0]:** EP1~EP2 ACK 处理事务。n=1~3, 只要完成ACK处理事务, 该位置1。

0 = 端点(中断通道)没有完成 ACK 处理事务;

1 = 端点(中断通道)完成 ACK 处理事务。

9.5.6 USB 端点 NAK 握手标志寄存器

该寄存器显示端点 NAK 处理事务的状态。

095H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EP_NAK							EP2_NAK	EP1_NAK
读/写							R/W	R/W
复位后							0	0

Bit [1:0] **EPn_NAK [1:0]:** EP1~EP2 NAK 处理事务。n=1、2, 只有完成NAK处理事务, 该位就置1。

0 = EPnNAK_INT_EN = 0 或端点(中断通道)没有完成 NAK 处理事务;

1 = EPnNAK_INT_EN = 1 和端点(中断通道)完成 NAK 处理事务。

9.5.7 USB 端点 0 使能寄存器

端点0 (EP0) 用来初始化USB和控制USB。EP0是一个双向控制设备，可以发送和接收数据，用来控制USB设备的配置和USB的状态。

0A3H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UE0R	-	UE0M1	UE0M0	-	UE0C3	UE0C	UE0C1	UE0C0
读/写	-	R/W	R/W	-	R/W	R/W	R/W	R/W
复位后	-	0	0	-	0	0	0	0

Bit [3:0] UE0C [3:0]: 表明了事务处理的数据字节长度：对输入交易而言，指的是部件要从端点 0 FIFO 上传给 USB 主机的数据字节的个数。

Bit [6:5] UE0M [1:0]: EP0 模式决定了 SIE 对主机发送给 EP0 的 USB 包作出何种响应。例如，当 EP0 模式位置为 00 时（如以下列表中的 NAK 对应项），USB SIE 将发送 NAK 信号以回应给端点 0 的任一 IN/OUT token。

USB EP0 模式列表

UE0M1	UE0M0	IN/OUT Token 交握
0	0	NAK
0	1	ACK
1	0	STALL
1	1	STALL

9.5.8 USB 端点 1 使能寄存器

端点1为中断端点，FIFO长度为8 Byte。

0A4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UE1R	UE1E	UE1M1	UE1M0		UE1C3	UE1C	UE1C1	UE1C0
读/写	R/W	R	R/W		R/W	R/W	R/W	R/W
复位后	0	0	0		0	0	0	0

Bit [3:0] UE1C [3:0]: 指示交易中的数据字节数。在输入交易中，指的是部件从端点1 的FIFO要传给主机的字节数。

Bit [6:5] UE1M [1:0]: EP1 模式决定了 SIE 对主机发送给 EP1 的 USB 包作出何种响应。例如，当 EP1 模式位置为 00 时（如以下列表中的 NAK 对应项），USB SIE 将发送 NAK 信号以回应给端点 1 的任一 IN/OUT token。

USB EP1 模式列表

UE1M1	UE1M0	IN Token 交握
0	0	NAK
0	1	ACK
1	0	STALL
1	1	STALL

Bit 7 UE1E: USB 端点 1 功能使能位。

0 = 禁止 USB 端点 1 的功能；

1 = 使能 USB 端点 1 的功能。

9.5.9 USB 端点 2 使能寄存器

端点2为中断端点， FIFO长度为8 Byte。

0A5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UE2R	UE2E	UE2M1	UE2M0		UE2C3	UE2C	UE2C1	UE2C0
读/写	R/W	R	R/W		R/W	R/W	R/W	R/W
复位后	0	0	0		0	0	0	0

Bit [3:0] UE2C [3:0]: 指示交易中的数据字节数。在输入交易中，韧件从端点2 的FIFO中载入要传给主机的字节数。

Bit [6:5] UE2M [1:0]: EP2 模式决定了 SIE 对主机发送给 EP2 的 USB 包作出何种响应。例如，当 EP2 模式位置为 00 时（如以下列表中的 NAK 对应项），USB SIE 将发送 NAK 信号以回应给端点 2 的任一 IN/OUT token。

USB EP2 模式列表

UE2M1	UE2M0	IN Token 交握
0	0	NAK
0	1	ACK
1	0	STALL
1	1	STALL

Bit 7 UE2E: USB 端点 2 功能使能位。

0 = 禁止 USB 端点 2 的功能；

1 = 使能 USB 端点 2 的功能。

9.5.10 USB 数据指示寄存器

FIFO 0 的地址指示器。使用该指示器设置 FIFO 的地址以读取 FIFO 的数据和写入数据到 FIFO。

0A6H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UDP0	UDP07	UDP06	UDP05	UDP04	UDP03	UDP02	UDP01	UDP00
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

地址[07]~地址[00]: 端点 0 的数据缓存器。

地址[17]~地址[10]: 端点 1 的数据缓存器。

地址[1F]~地址[18]: 端点 2 的数据缓存器。

0A4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UDP0_H	WE0	RE0						
读/写	R/W	R/W						
复位后	0	0						

Bit [6] RE0: 读取 USB FIFO 的数据控制位。

0 = 禁止；

1 = 使能。

Bit [7] WE0: 写入数据到 USB FIFO 控制位。

0 = 禁止；

1 = 使能。

9.5.11 USB 数据读/写寄存器

0A5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UDR0_R	UDR0_R7	UDR0_R6	UDR0_R5	UDR0_R4	UDR0_R3	UDR0_R2	UDR0_R1	UDR0_R0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

UDR0_R: 读取 UDP0 所指 USB FIFO 地址的数据。

0A6H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UDR0_W	UDR0_W7	UDR0_W6	UDR0_W5	UDR0_W4	UDR0_W3	UDR0_W2	UDR0_W1	UDR0_W0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

UDR0_W: 写入数据到 UDP0 所指 SUB FIFO 地址。

9.5.12 USB 端点 OUT TOKEN 数据字节计数器

端点1 OUT TOKEN数据字节计数器。

0A7H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EP1OUT_CNT	-	-	-	-	UEP1OC3	UEP1OC2	UEP1OC1	UEP1OC0
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位后	-	-	-	-	0	0	0	0

Bit [3:0] **UEP1Cn:** EP1 TOKEN 数据字节计数器。由韧件复位。

端点2 OUT TOKEN数据字节计数器。

0A8H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
EP2OUT_CNT	-	-	-	-	UEP2OC3	UEP2OC2	UEP2OC1	UEP2OC0
读/写	-	-	-	-	R/W	R/W	R/W	R/W
复位后	-	-	-	-	0	0	0	0

Bit [3:0] **UEP2Cn:** EP2 TOKEN 数据字节计数器。由韧件复位。

9.5.13 UPID 寄存器

强制允许韧件可以直接驱动D+和D-引脚。

0ABH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UPID	EP0OUT_EN	-	-	-	-	UBDE	DDP	DDN
读/写	R/W	-	-	-	-	R/W	R/W	R/W
复位后	0	-	-	-	-	0	0	0

Bit 0 **DDN:** 在 USB 总线上驱动 D-。

0 = 驱动 D-低电平;

1 = 驱动 D-高电平。.

Bit 1 **DDP:** 在 USB 总线上驱动 D+。

0 = 驱动 D+低电平;

1 = 驱动 D+高电平。.

Bit 2 **UBDE:** 直接驱动 USB 总线使能位。

0 = 禁止;

1 = 使能。

Bit 7 **EP0OUT_EN:** EP0 控制数据输出使能位。

0 = 禁止;

1 = 使能 EP0 接收连续超过 8 字节的 OUT TOKEN 数据。

9.5.14 端点 TOGGLE 位控制寄存器

0ACH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
UTOGGLE	-	-	-	-	-	-	EP2 DATA0/1	EP1 DATA0/1
读/写	-	-	-	-	-	-	R/W	R/W
复位后	-	-	-	-	-	-	1	1

Bit [1:0] 端点 1~2 DATA0/1 TOGGLE 控制位。

0 = 清除端点 1~2 TOGGLE 位到 DATA0;

1 = 硬件自动设置 TOGGLE 位为 1。

10 串行收发器 (SIO)


10.1 概述

串行输入/输出SIO收发器允许高速同步数据在SN8F2270B系列单片机和外围装置之间或者几个SN8F2270B装置之间传送。外围装置可以是：串行EEPROMs，移位寄存器，显示驱动芯片等。

SN8F2270B的SIO特性包括：


- 全双工 3 线同步传输；
- TX/RX 模式或单向 TX 模式；
- 主控模式（SCK 为时钟输出）或从动模式（SCK 为时钟输入）；
- MSB/LSB 数据优先传送；
- 在多路从动装置应用时，SO (P5.2) 是可编程漏极开路输出引脚；
- 主控模式时可设置数据传输速率；
- 传送结束时产生 SIO 中断。

寄存器SIOM用来控制SIO功能，如发送/接收、时钟速率、触发边沿等。通过设置寄存器SIOM的SENB和START位，SIO就可自动发送和接收8位数据。SIOB是一个8位数据缓存器，用于存储发送/接收的数据，SIOC和SIOR具有自动装载功能，能够产生SIO的时钟源。3位的I/O计数器可以监控SIO的操作，每接收/发送8位数据后，会产生一个中断请求。一次发送或接收结束后，SIO电路将自动禁止，可以通过重新编程SIOM寄存器启动下一次的数据传输。



SIO 接口示意图

系统发送时使用一次缓存，而在接收时使用两次缓存。也就是说在整个移位周期结束前，新的数据不能写入SIOB数据寄存器中；而在接收数据时，在新的数据完全移入前，必须从SIOB数据寄存器中读出接收的数据，否则，前一个数据将会丢失。下图是一个典型的单片机之间的数据通信。由主控单片机发送SCK启动数据传输，两个单片机必须有相同的时钟沿触发方式，并将在同一时刻发送和接收数据。



SIO 数据传送时序如下所示：

M L S B	C P O L	C P H A	SCK 空闲状态	示意图
0	0	1	Low	<p>The timing diagram shows the SCK signal at the top with 8 low-to-high transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit7 through bit0 from left to right.</p>
0	1	1	High	<p>The timing diagram shows the SCK signal at the top with 8 high-to-low transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit7 through bit0 from left to right.</p>
0	0	0	Low	<p>The timing diagram shows the SCK signal at the top with 8 low-to-high transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit7 through bit0 from left to right. A final pulse labeled "Next data" follows the bit0 pulse.</p>
0	1	0	High	<p>The timing diagram shows the SCK signal at the top with 8 high-to-low transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit7 through bit0 from left to right. A final pulse labeled "Next data" follows the bit0 pulse.</p>
1	0	1	Low	<p>The timing diagram shows the SCK signal at the top with 8 low-to-high transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit0 through Bit7 from left to right.</p>
1	1	1	High	<p>The timing diagram shows the SCK signal at the top with 8 high-to-low transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit0 through Bit7 from left to right.</p>
1	0	0	Low	<p>The timing diagram shows the SCK signal at the top with 8 low-to-high transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit0 through Bit7 from left to right. A final pulse labeled "Next data" follows the Bit7 pulse.</p>
1	1	0	High	<p>The timing diagram shows the SCK signal at the top with 8 high-to-low transitions. Below it, the data bits are shown as a sequence of 8 trapezoidal pulses labeled bit0 through Bit7 from left to right. A final pulse labeled "Next data" follows the Bit7 pulse.</p>

SIO 数据传送时序图

10.2 SIOM 模式寄存器

0B4H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SIOM	SENB	START	SRATE1	SRATE0	MLSB	SCKMD	CPOL	CPHA
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位后	0	0	0	0	0	0	0	0

Bit 7 **SENB:** SIO 功能控制位。

0 = 禁止 (P5.0~P5.2 作为普通输入输出引脚) ;
1 = 使能 (P5.0~P5.2 作为SIO引脚) 。

Bit 6 **START:** SIO 状态控制位。

0 = 传送结束;
1 = 传送过程中。

Bit [5:4] **SRATE1,0:** SIO 传送时钟分频位, 当 **SCKMD=1**, 这两个位的功能是无效的。

00 = Fcpu;
01 = Fcpu/32;
10 = Fcpu/16;
11 = Fcpu/8。

Bit 3 **MLSB:** MSB/LSB 传送优先控制位。

0 = MSB 优先传送;
1 = LSB 优先传送。

Bit 2 **SCKMD:** SIO 时钟模式选择位。

0 = 内部时钟;
1 = 外部时钟。

Bit 1 **CPOL:** SIO 传送时钟沿选择位。

0 = SCK 空闲状态是低电平状态;
1 = SCK 空闲状态是高电平状态;

Bit 0 **CPHA:** 接收数据的时钟相位控制位。

0 = 在第一个时钟相位接收数据;
1 = 在第二个时钟相位接收数据。

* 注 1: 在外部时钟模式时, 若 SCKMD=1, 则 SIO 处于从动模式; 内部时钟时, 若 SCKMD = 0 则为主控模式。

* 注 2: 不能同时设置 SENB 和 START 位为 1, 否则会导致 SIO 传送出错。

SIO 功能是与 P5 口共用: P5.0/SCK、P5.1/SDI、P5.2/SDO。下表列出了在使能或禁止 SIO 功能时, P5[2:0]的 I/O 口的模式状态和设置。

SENB=1 (使能 SIO 功能)		
P5.0/SCK	(SCKMD=1) SIO 时钟源来自外部时钟	P5.0 被自动设为输入模式, 不管 P5M 如何设置
	(SCKMD=0) SIO 时钟源来自内部时钟	P5.0 被自动设为输出模式, 不管 P5M 如何设置
P5.1/SDI	P5.1 必须设为输入模式, 否则 SIO 功能会出错	
P5.2/SDO	SIO =发送/接收	P5.2 被自动设为输出模式, 不管 P5M 如何设置
SENB=0 (禁止 SIO 功能)		
P5.0/P5.1/P5.2	禁止 SIO 功能时, 自动由 P5M 完全控制 P5[2:0]的 I/O 模式	

10.3 SIOB 数据缓存器

0B6H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SIOB	SIOB7	SIOB6	SIOB5	SIOB4	SIOB3	SIOB2	SIOB1	SIOB0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

SIOB是SIO的数据缓存器，存储串行发送/接收的数据。

10.4 SIOR 寄存器说明

0B5H	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
SIOR	SIOR7	SIOR6	SIOR5	SIOR4	SIOR3	SIOR2	SIOR1	SIOR0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

寄存器SIOR用于SIO的自动装载，类似于后置分频器，能够提高SIO的时钟精度。用户可对SIOR进行写操作，从而控制SIO的通信速率。SIO的时钟频率计算如下：

$$\text{SCK 频率} = \text{SIO 速率} / (256 - \text{SIOR})$$

$$\text{SIOR}=00H\sim0FDH$$

$$\boxed{\text{SIOR} = 256 - (1 / (\text{SCK 频率}) * \text{SIO 速率})}$$

➤ 例：设置 SIO 时钟频率为 2MHz, Fosc = 12MHz, SIO' s 速率 = Fcpu/2, Fcpu=Fosc/1=12MHz。

$$\begin{aligned}\text{SIOR} &= 256 - (1 / (2\text{MHz}) * 12\text{MHz}/2) \\ &= 256 - 3 \\ &= 253 \\ &= 0FDH\end{aligned}$$

➤ 例：主控模式下，上升沿发送/接收数据。

MOV	A,TXDATA	; 将需要传送的数据存入 SIOB 寄存器。
B0MOV	SIOB,A	
MOV	A,#0FEH	; 设置 SIO 时钟。
B0MOV	SIOR,A	
MOV	A,#10000000B	; 设置 SIOM 寄存器并使能 SIO 功能。
B0MOV	SIOM,A	
B0BSET	FSTART	; 开始传送并接收 SIO 数据。
 CHK_END:		
B0BTS0	FSTART	; 等待 SIO 结束。
JMP	CHK_END	
B0MOV	A,SIOB	; 保存 SIOB 的数据到 RXDATA 缓存器中。
MOV	RXDATA,A	

➤ 例：从动模式下，上升沿发送/接收数据。

MOV	A,TXDATA	; 将需要传送的数据存入 SIOB 寄存器。
B0MOV	SIOB,A	
MOV	A,# 10000100B	; 设置 SIOM 寄存器并使能 SIO 功能。
B0MOV	SIOM,A	
B0BSET	FSTART	; 开始传送并接收 SIO 数据。
 CHK_END:		
B0BTS0	FSTART	; 等待 SIO 结束。
JMP	CHK_END	
B0MOV	A,SIOB	; 保存 SIOB 的数据到 RXDATA 缓存器中。
MOV	RXDATA,A	

11 Flash

11.1 概述

SN8F2270B 系列的 USB 单片机内置可编程的 (ISP) 的 FLASH 存储器以方便 CODE 升级。FLASH 存储器可经由 SONiX 8 位单片机编程界面进行编程。SN8F2270B 提供安全的选项以保护用户代码的安全性。

- 虽然单片机系统在进行写/擦除操作时会停止工作，但是其他外围设备（USB、定时器、WDT、I/O、PWM 等）仍在工作。
- 在进行写/擦除操作时会由韧件禁止中断。
- 在使能编译选项的 Security 时，不能擦除 Flash 页的引导设备（Boot Loader）和编译选项（CODE OPTION），ROM 地址为 1380H~13FFH。
- 在进行写/擦除操作之前清除看门狗定时器。
- 擦除操作会将 Flash 页中的所有位设置为逻辑 1。
- 硬件会保持系统时钟并自动将数据从 RAM 中导出，然后进行编程。编程完成后，硬件释放系统时钟并让系统执行下一条指令（建议在此增加 2 条 NOP 指令）。

11.2 FLASH 编程控制寄存器

OB AH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PECMD	PECMD7	PECMD6	PECMD5	PECMD4	PECMD3	PECMD2	PECMD1	PECMD0
读/写	W	W	W	W	W	W	W	W
复位后	0	0	0	0	0	0	0	0

Bit [7:0] PECMD[7:0]: 5AH 页编程 (32 字/页)，C3H 页擦除 (128 字/页)。

11.3 编程/擦除地址寄存器

0BBH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PEROML	PEROML7	PEROML6	PEROML5	PEROML4	PEROML3	PEROML2	PEROML1	PEROML0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit [7:0] PEROML[7:0]: 定义 Flash 存储器 (5K*16) 需要编程/擦除的低字节地址[7:0]。


0BCH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PEROMH	PEROMH7	PEROMH6	PEROMH5	PEROMH4	PEROMH3	PEROMH2	PEROMH1	PEROMH0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0

Bit [7:0] PEROMH [7:0]: 定义 Flash 存储器 (5K*16) 需要编程/擦除的高字节地址[15:8]。

有效的页擦除的开始地址可以是 00H、80H、100H、180H、200H、280H、300H、380H … 1380H。页擦除可以从 FLASH ROM 中擦除一页 (128 个字)。

* 注: 当编译选项中 SECURITY=0 时, 硬件不会保护编译选项地址 (13FCH~13FFH)。此时编译选项可被内置可编程功能进行擦除和写操作, 为避免此类错误发生, 请不要将擦除页的开始地址设为 1380H。

有效的页编程的开始地址可以是 00H、20H、40H、60H、80H、A0H、C0H、E0H … 13E0H。页编程可以编写一页 32 个字到 FLASH ROM。



* 注:

- 如编译选项的 SECURITY=1 (使能 SECURITY) 时, FLASH ROM 地址为 1380H~13FFH, 不能执行页擦除和页写操作。
- 如编译选项的 SECURITY=0 (禁止 SECURITY) 时, 硬件不能保护编译选项地址 13FCH~13FFH, 此时编译选项可被内置可编程功能进行擦除和写操作。

11.4 编程/擦除数据寄存器

0BDH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PERAML	PERAML7	PERAML6	PERAML5	PERAML4	PERAML3	PERAML2	PERAML1	PERAML0
读/写	R/W							
复位后	0	0	0	0	0	0	0	0


0BEH	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PERAMCNT	PERAMCNT4	PERAMCNT3	PERAMCNT2	PERAMCNT1	PERAMCNT0	-	-	PERAML8
读/写	R/W	R/W	R/W	R/W	R/W	-	-	R/W
复位后	0	0	0	0	0	-	-	0

{PERAMCNT [0], PERAML [7:0]}: 定义存储需要被编程的数据的 ram 地址，RAM 的有效地址为 00H~7FH。

PERAMCNT [7:3]: 定义需要编程字的长度，PERAMCNT[7:3]的最大值为 1FH，可以编程 32 个字（64 字节 RAM）到 Flash，PERAMCNT[7:3]的最小值为 00H，可以编程 1 个字到 Flash。

* 注:
1、如编译选项 SECURITY=1 (使能 SECURITY)，FLASH ROM 地址为 1380H~13FFH，不能执行页擦除和页写操作。
2、如编译选项 SECURITY=0 (禁止 SECURITY)，硬件不能保护编译选项地址 13FCH~13FFH，此时编译选项可由内置可编程功能进行擦除和写操作。

11.4.1 Flash 内置可编程功能分配地址



12 指令表

Field	Mnemonic	指令说明	C	DC	Z	Cycle
MOV	A,M	A \leftarrow M	-	-	✓	1
	M,A	M \leftarrow A	-	-	-	1
	B0MOV	A,M A \leftarrow M (bank 0)	-	-	✓	1
	B0MOV	M,A M (bank 0) \leftarrow A	-	-	-	1
	MOV	A,I A \leftarrow I	-	-	-	1
	B0MOV	M,I M \leftarrow I, “M” 指 80H~87H 的寄存器 (如 PFLAG、R、Y、Z ...)。	-	-	-	1
	XCH	A,M A \leftrightarrow M	-	-	-	1+N
	B0XCH	A,M A \leftrightarrow M (bank 0)	-	-	-	1+N
MOVC		R, A \leftarrow ROM [Y,Z]	-	-	-	2
	ADC	A,M A \leftarrow A + M + C, 若有进位, 则 C=1, 否则 C=0。	✓	✓	✓	1
	ADC	M,A M \leftarrow A + M + C, 若有进位, 则 C=1, 否则 C=0。	✓	✓	✓	1+N
	ADD	A,M A \leftarrow A + M, 若有进位, 则 C=1, 否则 C=0。	✓	✓	✓	1
	ADD	M,A M \leftarrow A + M, 若有进位, 则 C=1, 否则 C=0。	✓	✓	✓	1+N
	B0ADD	M,A M (bank 0) \leftarrow M (bank 0) + A, 若有进位, 则 C=1, 否则 C=0。	✓	✓	✓	1+N
	ADD	A,I A \leftarrow A + I, 若有进位, 则 C=1, 否则 C=0。	✓	✓	✓	1
	M,SBC	A,M A \leftarrow A - M - /C, 若有借位, 则 C=0, 否则 C=1。	✓	✓	✓	1
	E,SBC	M,A M \leftarrow A - M - /C, 若有借位, 则 C=0, 否则 C=1。	✓	✓	✓	1+N
	T,SUB	A,M A \leftarrow A - M, 若有借位, 则 C=0, 否则 C=1。	✓	✓	✓	1
	I,SUB	M,A M \leftarrow A - M, 若有借位, 则 C=0, 否则 C=1。	✓	✓	✓	1+N
	C,SUB	A,I A \leftarrow A - I, 若有借位, 则 C=0, 否则 C=1。	✓	✓	✓	1
LOGIC	AND	A,M A \leftarrow A 与 M。	-	-	✓	1
	AND	M,A M \leftarrow A 与 M。	-	-	✓	1+N
	AND	A,I A \leftarrow A 与 I。	-	-	✓	1
	OR	A,M A \leftarrow A 或 M。	-	-	✓	1
	OR	M,A M \leftarrow A 或 M。	-	-	✓	1+N
	OR	A,I A \leftarrow A 或 I。	-	-	✓	1
	XOR	A,M A \leftarrow A 异或 M。	-	-	✓	1
	XOR	M,A M \leftarrow A 异或 M。	-	-	✓	1+N
	XOR	A,I A \leftarrow A 异或 I。	-	-	✓	1
SHL/SHR	SWAP	M A (b3~b0, b7~b4) \leftarrow M(b7~b4, b3~b0)	-	-	-	1
	SWAPM	M M(b3~b0, b7~b4) \leftarrow M(b7~b4, b3~b0)	-	-	-	1+N
	RRC	M A \leftarrow RRC M	✓	-	-	1
	RRCM	M M \leftarrow RRC M	✓	-	-	1+N
	RLC	M A \leftarrow RLC M	✓	-	-	1
	RLCM	M M \leftarrow RLC M	✓	-	-	1+N
	CLR	M M \leftarrow 0	-	-	-	1
	BCLR	M.b M.b \leftarrow 0	-	-	-	1+N
	BSET	M.b M.b \leftarrow 1	-	-	-	1+N
	B0BCLR	M.b M(bank 0).b \leftarrow 0	-	-	-	1+N
	B0BSET	M.b M(bank 0).b \leftarrow 1	-	-	-	1+N
JUMP	CMPRS	A,I ZF,C \leftarrow A - I, 若 A=1, 则跳到下一条指令。	✓	-	✓	1 + S
	CMPRS	A,M ZF,C \leftarrow A - M 若 A=M, 则跳到下一条指令。	✓	-	✓	1 + S
	INCS	M A \leftarrow M + 1, 若 A=0, 则跳到下一条指令。	-	-	-	1+S
	INCMS	M M \leftarrow M + 1, 若 M = 0, 则跳到下一条指令。	-	-	-	1+N+S
	DECS	M A \leftarrow M - 1, 若 A = 0, 则跳到下一条指令。	-	-	-	1+S
	DECMS	M M \leftarrow M - 1, 若 M = 0, 则跳到下一条指令。	-	-	-	1+N+S
	BTS0	M.b If M.b = 0, 则跳到下一条指令。	-	-	-	1 + S
	BTS1	M.b If M.b = 1, 则跳到下一条指令。	-	-	-	1 + S
	B0BTS0	M.b If M(bank 0).b = 0, 则跳到下一条指令。	-	-	-	1 + S
	B0BTS1	M.b If M(bank 0).b = 1, 则跳到下一条指令。	-	-	-	1 + S
	JMP	d PC15/14 \leftarrow RomPages1/0, PC13~PC0 \leftarrow d	-	-	-	2
	CALL	d Stack \leftarrow PC15~PC0, PC15/14 \leftarrow RomPages1/0, PC13~PC0 \leftarrow d	-	-	-	2
SUB	RET	PC \leftarrow Stack	-	-	-	2
	RETI	PC \leftarrow Stack, 使能全局中断。	-	-	-	2
	PUSH	保存 ACC 和 PFLAG。	-	-	-	1
	POP	恢复 ACC 和 PFLAG。	✓	✓	✓	1
	NOP	空操作。	-	-	-	1

Note: 1. M 指系统寄存器或 RAM, 若 M 指系统寄存器, 则 N=0, 否则 N=1。

2. 若条件为真则 S=1, 否则 S=0。

13 开发工具

SONIX 为 USB 开发应用提供了在线仿真器 ICE，集成开发环境 IDE，EV-Kit 和构件库，ICE 和 EV-Kit 为外部硬件，ICE 则为用户进行构件开发和仿真提供友好的界面。

13.1 在线仿真器 ICE


ICE 名称为“SN8ICE2K PlusII”。



13.2 SN8F2270B EV-kit

SN8F2270B EV-kit包括ICE接口，GPIO接口，USB接口和VERG3.3V电源输入。



SN8F2270B EV-kit如下图所示：



- CON2: ICE 接口，连接 SN8ICE2K_Plus。
- J2: 连接 SN8ICE2K Plus 上的 5V VDD 和 SN8F2271/721 封装片上的 VDD_IC 跳线座。
- J1: USB Mini-B 接口。
- U4: SN8P2212 提供 3.3V 电源给 VREG 和 USB PHY。
- U8-U9: 用来连接 SN8F2271/ 721 单片机到用户目标板。

13.3 SN8F2270B 转接板

SN8F2270B转接板共包括2种，下图为SN8F2271B和SN8F22721B的转接板，C1和C2必须焊接1uF的电容。



14 电气特性

14.1 极限参数

Supply voltage (Vdd).....	- 0.3V ~ 6.0V
Input in voltage (Vin).....	Vss - 0.2V ~ Vdd + 0.2V
Operating ambient temperature (Topr)	
SN8F2271BS, SN8F2271BJ, SN8F22721BS, SN8F22721BX, SN8F22721BP 0°C ~ + 70°C
Storage ambient temperature (Tstor)	-30°C ~ + 125°C

14.2 电气特性

(All of voltages refer to Vss, Vdd = 5.0V, fosc = 6MHz, ambient temperature is 25°C unless otherwise note.)

PARAMETER	SYM.	DESCRIPTION	MIN.	TYP.	MAX.	UNIT
Operating voltage	Vdd1	Normal mode except USB transmitter specifications, Vpp = Vdd	4.0	5	5.5	V
	Vdd2	USB mode	4.25	5	5.25	V
RAM Data Retention voltage	Vdr		-	1.5*	-	V
Vdd rise rate	Vpor	Vdd rise rate to ensure power-on reset	0.05	-	-	V/ms
Input Low Voltage	ViL1	P1, P5.3 input ports	Vss	-	0.3Vdd	V
	ViL2	P0, P5.0, P5.1, P5.2 input ports	Vss	-	0.2 VREG33	V
Input High Voltage	ViH1	P1, P5.3 input ports	0.7Vdd	-	Vdd	V
	ViH2	P0, P5.0, P5.1, P5.2 input ports	0.8 VREG33	-	VREG33	V
Input Voltage	Vin1	P1, P5.3 I/O port's input voltage range	-0.5	-	Vdd+0.5	V
	Vin2	P0, P5.0, P5.1, P5.2 I/O port's input voltage range	-0.3	-	VREG33 +0.3	V
Output Voltage	Voh1	P1, P5.3 output ports	0	-	Vdd	V
	Voh2	P0, P5.0, P5.1, P5.2 output ports	0	-	VREG33	V
Reset pin leakage current	Ilekg	Vin = Vdd	-	-	2	uA
I/O port pull-up resistor Rup1	Rup1	P1, P5.3 's Vin = Vss, Vdd = 5V	25	40*	70	KΩ
I/O port pull-up resistor Rup2	Rup2	P0, P5.0, P5.1, P5.2's Vin = Vss, Vdd = 5V	40	60*	80	KΩ
D- pull-up resistor	Rd-	Vdd = 5V, VREG = 3.3V	1.35	1.5	1.65	KΩ
I/O port input leakage current	Ilekg	Pull-up resistor disable, Vin = Vdd	-	-	2	uA
I/O output source current P1, P5.3	IoH1	Vop = Vdd - 1V	15	20*		mA
sink current P1, P5.3	IoL1	Vop = Vss + 0.4V		15*	20	
I/O output source current P0, P5.0~P5.2	IoH2	Vop1 = VREG33 - 1V	1	2*		
sink current P0, P5.0~P5.2	IoL2	Vop1 = Vss + 0.4V		2*	3	
INTn trigger pulse width	Tint0	INT0 interrupt request pulse width	2/fcpu	-	-	cycle
Page erase (128 words)	Terase	Flash ROM page erase time	-	25*	TBD	ms
Page program (32 words)	Tpg	Flash ROM page program time (program 32 words)	-	1*	TBD	ms
VREG33 Regulator current	IVREG33	VREG33 Max Regulator Output Current, Vcc > 4.35 volt with 10uF to GND	-	-	60	mA
VREG33 Regulator GND current	Ivreg33_gnl	No loading. VREG33 pin output 3.3V ((Regulator enable))	-	70	100	uA
VREG25 Regulator GND current	Ivreg25_gnl	No loading. VREG25 pin output 2.5V ((Regulator enable))	-	120	150	uA
VREG33 Regulator Output voltage	Vreg1	VCC > 4.35V, 0 < temp < 40°C, IVREG \leq 60 mA with 10uF to GND	3.0	-	3.6	V
	Vreg2	VCC > 4.35V, 0 < temp < 40°C, IVREG \leq 25 mA with 10uF to GND	3.1	-	3.6	V
Supply Current	Idd1	normal Mode (No loading, Fcpu = Fosc/1)	Vdd= 5V, 6Mhz	-	4	6 mA
	Idd2	Slow Mode (Internal low RC)	Vdd= 5V, 12Khz	-	190	250 uA
	Idd3	Sleep Mode	Vdd= 5V	-	190	250 uA
	Idd4	Green Mode (No loading, Fcpu = Fosc/4 Watchdog Disable)	Vdd= 5V, 6Mhz Vdd=5V, ILRC 12Khz	-	1 190	250 uA
LVD Voltage	Vdet	Low voltage reset level.	2.0	2.4	2.9	V

* These parameters are for design reference, not tested.


15 Flash ROM 烧录引脚

SN8F2270B 系列的烧录信息									
单片机名称		SN8F2271BJ		SN8F22721BS/X/K		SN8F22711BS			
MPIII Writer		Flash IC / JP3 引脚分配							
编号	名称	编号	引脚名称	编号	引脚名称	编号	引脚名称		
1	VDD	1	VDD	18	VDD	3	VDD		
2	GND	13	VSS	14	VSS	13	VSS		
3	CLK	8	P1.2	8	P1.2	8	P1.2		
4	CE								
5	PGM	6	P1.0	6	P1.0	6	P1.0		
6	OE	9	P1.3	9	P1.3	9	P1.3		
7	D1								
8	D0								
9	D3								
10	D2								
11	D5								
12	D4								
13	D7								
14	D6								
15	VDD								
16	-								
17	HLS								
18	RST								
19	-								
20	ALSB/PDB	7, 11	P1.1 P1.4	7, 12	P1.1 P1.4	7,11	P1.1 P1.4		

注：请和 SN8F2270B 转接板章节对应。


16 封装信息

16.1 SOP 14 PIN




SYMBOLS	MIN	NOR	MAX	MIN	NOR	MAX
	(inch)			(mm)		
A	0.058	0.064	0.068	1.4732	1.6256	1.7272
A1	0.004	-	0.010	0.1016	-	0.254
B	0.013	0.016	0.020	0.3302	0.4064	0.508
C	0.0075	0.008	0.0098	0.1905	0.2032	0.2490
D	0.336	0.341	0.344	8.5344	8.6614	8.7376
E	0.150	0.154	0.157	3.81	3.9116	3.9878
e	-	0.050	-	-	1.27	-
H	0.228	0.236	0.244	5.7912	5.9944	6.1976
L	0.015	0.025	0.050	0.381	0.635	1.27
θ°	0°	-	8°	0°	-	8°

16.2 SOP 20 PIN




SYMBOLS	MIN	NOR	MAX	MIN	NOR	MAX
	(inch)			(mm)		
A	0.093	0.099	0.104	2.362	2.502	2.642
A1	0.004	0.008	0.012	0.102	0.203	0.305
D	0.496	0.502	0.508	12.598	12.751	12.903
E	0.291	0.295	0.299	7.391	7.493	7.595
H	0.394	0.407	0.419	10.008	10.325	10.643
L	0.016	0.033	0.050	0.406	0.838	1.270
θ°	0°	4°	8°	0°	4°	8°

16.3 SSOP 20 PIN




SYMBOLS	MIN	NOR	MAX	MIN	NOR	MAX
	(inch)			(mm)		
A	0.053	0.063	0.069	1.350	1.600	1.750
A1	0.004	0.006	0.010	0.100	0.150	0.250
A2	-	-	0.059	-	-	1.500
b	0.008	0.010	0.012	0.200	0.254	0.300
c	0.007	0.008	0.010	0.180	0.203	0.250
D	0.337	0.341	0.344	8.560	8.660	8.740
E	0.228	0.236	0.244	5.800	6.000	6.200
E1	0.150	0.154	0.157	3.800	3.900	4.000
[e]	0.025			0.635		
h	0.010	0.017	0.020	0.250	0.420	0.500
L	0.016	0.025	0.050	0.400	0.635	1.270
L1	0.039	0.041	0.043	1.000	1.050	1.100
ZD	0.059			1.500		
Y	-	-	0.004	-	-	0.100
θ°	0°	-	8°	0°	-	8°

16.4 P-DIP 20 PIN





16.5 QFN 16 PIN

TOP VIEW



BOTTOM VIEW



SIDE VIEW

SYMBOL	COMMON					
	DIMENSIONS MILLIMETER			DIMENSIONS INCH		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
SEE VARIATIONS						
A	0.195	0.203	0.211	0.0077	0.008	0.0083
A3	0.18	0.23	0.30	0.007	0.009	0.012
b	2.95	3.0	3.05	0.116	0.118	0.120
D	2.95	3.0	3.05	0.116	0.118	0.120
E	0.50 BSC			0.020 BSC		
e	0.35	0.40	0.45	0.014	0.016	0.018
L						

SYMBOL	VARIATIONS "A"					
	DIMENSIONS MILLIMETER			DIMENSIONS INCH		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
OPTION 1	0.70	0.75	0.80	0.027	0.029	0.031
OPTION 2	0.85	0.90	0.95	0.033	0.035	0.037


SYMBOL	D2/E2			D2/E2		
	DIMENSIONS MILLIMETER			DIMENSIONS INCH		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
OPTION 1	1.50/1.50	1.625/1.625	1.75/1.75	0.059/0.059	0.064/0.064	0.069/0.069

17 芯片正印命名规则

17.1 概述

SONiX 8 位单片机产品具有多种型号，本章将给出所有 8 位单片机分类命名规则。


17.2 芯片型号说明



17.3 命名举例

单片机名称	ROM 类型	器件名称 (Device)	封装形式	温度范围	封装材料
SN8F22721BPB	Flash memory	22721	SK-DIP	0°C~70°C	无铅封装
SN8F22721BSB	Flash memory	22721	SOP	0°C~70°C	无铅封装
SN8F22721BXB	Flash memory	22721	SSOP	0°C~70°C	无铅封装
SN8F22721BPG	Flash memory	22721	P-DIP	0°C~70°C	绿色封装
SN8F22721BSG	Flash memory	22721	SOP	0°C~70°C	绿色封装
SN8F22721BXG	Flash memory	22721	SSOP	0°C~70°C	绿色封装
8F2271BJ	Flash memory	2271	QFN	0°C~70°C	绿色封装
SN8F22721BW	Flash memory	22721	Wafer	0°C~70°C	-
SN8F22721BH	Flash memory	22721	Dice	0°C~70°C	-

17.4 日期码规则



SONiX 公司保留对以下所有产品在可靠性，功能和设计方面的改进作进一步说明的权利。SONiX 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任，SONiX 的产品不是专门设计来应用于外科植入、生命维持和任何 SONiX 产品的故障会对个体造成伤害甚至死亡的领域。如果将 SONiX 的产品应用于上述领域，即使这些是由 SONiX 在产品设计和制造上的疏忽引起的，用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接产生的律师费用，并且用户保证 SONiX 及其雇员、子公司、分支机构和销售商与上述事宜无关。

总公司:

地址：台湾新竹县竹北市台元街 36 号 10 楼之一
电话：886-3-5600-888
传真：886-3-5600-889

台北办事处:

地址：台北市松德路 171 号 15 楼之 2
电话：886-2-2759 1980
传真：886-2-2759 8180

香港办事处:

地址：香港新界沙田沙田乡宁会路 138# 新城市中央广场第一座 7
楼 705 室
电话：852-2723 8086
传真：852-2723 9179

松翰科技（深圳）有限公司

地址：深圳市南山区高新技术产业园南区 T2-B 栋 2 层
电话：86-755-2671 9666
传真：86-755-2671 9786

技术支持:

Sn8fae@SONiX.com.tw